• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.23 no.1
• /
• pp.55-62
• /
• 2019

Convolutional neural networks (CNNs) show high performance in the computer vision, but they require an enormous amount of operations, making them unsuitable for some resource- or energy-starving environments like the embedded environments. To overcome this problem, there have been much research on accelerators or pruning of CNNs. The previous pruning schemes have not considered the architecture of CNN accelerators, so the accelerators for the pruned CNNs have some inefficiency. This paper proposes a new pruning scheme, Conv-XP, which considers the architecture of CNN accelerators. In Conv-XP, the pruning is performed following the 'X' or '+' shape. The Conv-XP scheme induces a simple architecture of the CNN accelerators. The experimental results show that the Conv-XP scheme does not degrade the accuracy of CNNs, and that the accelerator area can be reduced by 12.8%.

• Information and Communications Magazine
• /
• v.28 no.11
• /
• pp.49-55
• /
• 2011

무선센서네트워크를 위한 무선센서노드는 한정된 전력원을 이용하여 수천에서 수만시간의 동작을 가능하게 해야하므로 초저전력 (Ultra Low Power: ULP) 소모가 매우 중요한 설계 요구조건이 된다. 이를 위해 센서노드의 동작 주기(Duty Cycling)를 제어하는 기법이 전체 전력소모를 줄이는 매우 중요한 기술로 사용되고 있다. 회로의 전력 소모 감소를 위한 몇 가지 중요한 기술에는 회로적으로는 전류 재사용기술과 송수선기 구조로는 Super-regenerative 구조와 On-Off Keying 송수신기 구조가 있다. 또한 ULP Radio가 휴면모드에도 Wake-up을 가능하게 하기 위해서는 초저전력 클락 발생기 회로가 1${\mu}W$이하의 전력소모로 구현할 수 있어야 한다. 이러한 사항들을 적절히 고려함으로써 초저전력 CMOS Radio를 구현할 수 있다.

• Proceedings of the IEEK Conference
• /
• 1999.11a
• /
• pp.441-447
• /
• 1999

본 논문은 복잡 적응 시스템의 분석 및 모델링을 위해, 인공생명의 기본 패러다임인 셀룰라 오토마타를 선택하여, 무정형의 구조를 가지며 투명한 자료 전파 특성을 갖는 셀룰라 신경 회로망의 설계하고 개발하는데 중점을 두었다. 우선, 신경 회로망의 불규칙한 구조를 발생학적으로 다루어 무정형의 은닉층을 생성하고, 다윈의 진화론을 적용하여 구조적 진화 및 선택을 통해 최적화된 신경 회로망을 설계하였다. 주변 셀의 상태를 감지하여 자신의 상태를 수정해나가는 방식의 셀룰라 오토마타의 투명한 신호 전파 모델로 자료 및 오차의 역전파에 적용하도록 고안하였고, 라마르크의 용불용설을 활용한 오차의역전파 학습 알고리즘을 유도하였다. 이러한 복잡 적응계의 학습 과정을 유도하여 시뮬레이션에서 그 타당성을 입증하였다. 시뮬레이션에서는 신경 회로망의 XOR 문제와 다중 입력 다중 출력 함수에 대한 근사화 문제를 풀었다.

• The Transactions of the Korea Information Processing Society
• /
• v.6 no.6
• /
• pp.1635-1645
• /
• 1999

In this paper, an intelligent resynthesis technique for timing optimization at the architecture-level has been studied. The proposed technique can remedy the problem which may occur in combinational timing optimization techniques applied to circuits which have the hierarchical subblock structure at the architectural-level. The approach first tries to maintain the original hierarchical subblock while minimizing the longest delay of whole circuit. This paper tries to find a new approach to timing optimization for circuits which have hierarchical structure at architectural-level, and has verified its effectiveness experimentally. We claim its usefulness from the fact that most designers design the circuits hierarchically due to the increase of design complexity.

• Proceedings of the KIPE Conference
• /
• 2019.07a
• /
• pp.254-256
• /
• 2019

본 논문은 파워셀 구조를 기반으로 설계된 양극성 펄스 전원장치에 대하여 소개한다. 파워셀은 풀브릿지 구조를 기반으로 설계되었으며, 833V를 출력하는 각 셀이 직렬로 연결되어 고전압을 생성하는 구조를 갖는다. 모든 파워셀의 방전 스위치를 구동하기 위해서 절연된 전력과 신호의 동시공급이 가능한 게이트 회로 구동방안이 제안되었다. 양극성 펄스 출력을 위한 파워셀의 각 래그의 단락을 방지하기 위한 게이트 회로가 설계되었다. 설계된 양극성 펄스 파워 모듈레이터의 동작을 검증하기 위해 테스트 회로가 구현되었다. 시험회로는 출력전압, 펄스 폭, 반복률 가변 조건에서 테스트 되었으며, 이를 통해 제안하는 양극성 펄스 파워 모듈레이터의 구조 및 게이트 구동회로의 신뢰성이 검증되었다.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.14 no.3
• /
• pp.233-238
• /
• 2003

With the growth of high speed circuit, unwanted system noise is increased and multipoint ground is used to reduce this noise. PCB screw ground structure has radiation noise by ground loop between screws. In order to solve this problem, in this paper, we proposed improved PCB ground structure. Proposed structure improves noise absorption by using microwave absorber and conductive copper tape. We measured radiation PCB noise in the range of 1 ㎓ to 3 ㎓ to investigate proposed structure usefulness. From these results, under 2 ㎓ range proposed structure has noise reduction by 2.62 dBuV/m, which compared with screw ground.

• The Magazine of the IEIE
• /
• v.25 no.11
• /
• pp.42-50
• /
• 1998

시스템을 단일 칩에 구현함에 따라서 반도체 칩은 수백만 게이트를 내장할 정도로 고집적화 되어가고 있다. 이러한 고집적도의 칩을 제장하는 데 소요되는 고가의 텍스트비용을 최소화하기 위해 설계의 각 단계 별로 다양한 테스트설계기술이 개발되고 있다. 합성 후 회로구조가 테스트에 용이하도록 하기 위하여 상위 및 논리 합성 단계에서 테스트기능을 추가하고 있다. 합성된 회로에 대하여는 스캔 테스트점 삽입, 및 BIST 등의 테스트설계 기술이 사용되고 있다. 본 논문에서는 VHDLDD등으로 기술되는 상위 기능정보와 상위 구조합성과정에서 고려되고 이는 다양한 데스트합성 기술을 소개하고자 한다.

• Proceedings of the Optical Society of Korea Conference
• /
• 2003.07a
• /
• pp.206-207
• /
• 2003

광집적회로의 등장으로 그 설계에 있어서 다양한 구조의 광배선은 필수적 요소가 되었다. 일반적으로 전기적 배선 및 소자간에 전자기파의 간섭으로 인해 신호의 왜곡이 야기될 뿐 아니라 기생정전효과 등에 의해 소자 시간지연이 유발되듯이, 광 집적회로에서도 광배선간 감쇄필드의 겹침으로 인해 원하지 않는 광결합이 발생하게 된다. 이러한 광집적회로내에서의 이러한 불필요한 광결합을 줄이기 위해서 곡선형 구조의 광배선들이 이용되며 대부분의 경우 이러한 곡선형 도파로 부분의 광결합은 무시된다. (중략)

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.43 no.2 s.344
• /
• pp.76-83
• /
• 2006

We proposed a new level shifter circuit architecture. The prposed circuit can provide high output voltage upto 15V by taking 3.3V logic signal compared to the conventional level shifter. The unposed circuit has compatible speed, low power consumption and chip size. We have confirmed the operation by conducting HSPICE simulation.

• Proceedings of the KIPE Conference
• /
• 2008.06a
• /
• pp.52-54
• /
• 2008

간단한 회로구조의 소형 LED 백라이트 제어기의 구현을 위하여 2.5W LED 4개를 각 섹터로 구분지어서 섹터별로 제어를 하는데 목적을 두었다. LED의 전류를 제어하기 위한 스위칭 구동회로 부분을 설계, 구현하고 스위칭을 구동하기 위한 PWM(Pulse Width Modulation)을 마이크로컨트롤러를 이용하여 제어하였다. 섹터제어 회로 부분을 구현하기 위하여 저가의 8비트 마이크로컨트롤러인 PIC16C73B를 사용하였다. 또한, RS-232 통신을 이용하여 각 섹터의 LED 제어 및 휘도를 제어하였다. 이러한 구성을 바탕으로 제어기를 제작 및 실험을 하였으며, 본 논문을 통하여 실험의 타당성을 증명하도록 한다.