The Magazine of the IEIE (전자공학회지)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

상위 테스트합성 기술의 개발 동향

  • 신상훈 (한양대학교 전자계산학과) ;
  • 박성주 (한양대학교 전자계산학과)
  • Published : 1998.11.01
Download PDF
⟨ Previous Next ⟩

Abstract

시스템을 단일 칩에 구현함에 따라서 반도체 칩은 수백만 게이트를 내장할 정도로 고집적화 되어가고 있다. 이러한 고집적도의 칩을 제장하는 데 소요되는 고가의 텍스트비용을 최소화하기 위해 설계의 각 단계 별로 다양한 테스트설계기술이 개발되고 있다. 합성 후 회로구조가 테스트에 용이하도록 하기 위하여 상위 및 논리 합성 단계에서 테스트기능을 추가하고 있다. 합성된 회로에 대하여는 스캔 테스트점 삽입, 및 BIST 등의 테스트설계 기술이 사용되고 있다. 본 논문에서는 VHDLDD등으로 기술되는 상위 기능정보와 상위 구조합성과정에서 고려되고 이는 다양한 데스트합성 기술을 소개하고자 한다.

Keywords

References

  1. Proceedings, ICCAD A Comparative Study of DFT Methods Using High-Level and Gate-Level Descriptions V. Chickermane;J. Lee;J. Patel
  2. Proceedings of the Design Automation Conference High-Level Synthesis for Testability: A Survey and Perspective K. D. Wagner;S. Dey
  3. McGRAW-HILL International (Editions) Synthesis and Optimization of Digital Circuits G. De Micheli
  4. IEEE Trans. on Computer-Aided Design v.13 no.6 Structural and Behavioral Synthesis for Testability Techniques C. Chen;T. Karnik;D. G. Saab
  5. Proc. Int'l Conf. on Computer-Aided Design Enhancing High-Level Control-Flow for Improved Testability F. F. Hsu;E. M. Rudnick;J. H. Patel
  6. Proceedings, Int'l Test Conf. Testability Enhancement for Behavioral Descriptions Containing Conditional Statements K. A. Ockunzzi;C. A. Papachristou
  7. IEEE Trans. on Computer-Aided Design v.14 no.9 Behavioral Synthesis of Area-Efficient Testable Designs Using Interaction Between Hardware Sharing and Partial Scan M. Potkonjak;S. Dey;R. K. Roy
  8. Proceedings of the Design Automation Conference A Data-Path Synthesis Method for Self-Testable Designs C. Papachristou;S. Chiu;H. Harmanani
  9. Proceedings of the International Conference on Computer Aided Design Behavioral Synthesis for Easy Testability in Data-Path Scheduling T. Lee;W. Wolf;N. Jha
  10. Proceedings of the Design Automation Conference Data Path Allocation for Synthesizing RTL Designs with Low BIST Area Overhead I. Parulkar;S. Gupta;M. A. Breuer
  11. Proceedings of the Design Automation Conference Introducing Redundant Computations in a Behavior for Reducing BIST Resources I. Parulkar;S. Gupta;M. A. Breuer