• Journal of the Microelectronics and Packaging Society
• /
• v.20 no.2
• /
• pp.47-51
• /
• 2013

Chemical mechanical polishing (CMP) has become one of the key processes in wafer level stacking technology for 3D stacked IC. In this study, two-step CMP process was proposed to polish $Cu/SiO_2$ hybrid bonding surface, that is, Cu CMP was followed by $SiO_2$ CMP to minimize Cu dishing. As a result, Cu dishing was reduced down to $100{\sim}200{\AA}$ after $SiO_2$ CMP and surface roughness was also improved. The bonding interface showed no noticeable dishing or interface line, implying high bonding strength.

• Journal of the Korean Society for Precision Engineering
• /
• v.19 no.10
• /
• pp.156-162
• /
• 2002

There are many factors affecting the results of CMP (Chemical Mechanical Polishing). Among them, the temperature is related to the removal rate and WIWNU (Within Wafer Non-Uniformity). In other words, the removal rate is proportional to the temperature and the variation of temperature distribution on a pad affects the non-uniformity within a wafer. In the former case, the active chemistry improves the rate of chemical reaction and the removal rate becomes better. But, there are not many advanced studies. In the latter case, a kinematical analysis between work-piece and pad can be obtained. And such result analysed from the mechanical aspect can be directly related to the temperature distribution on a pad affecting WIWNU. Meanwhile, the temperature change affects the quantities of both slurry and pad. The change of a pH value of the slurry chemistry due to a temperature variation affects the surface state of an abrasive particle and hence the agglomeration of abrasives happens above the certain temperature. And the pH alteration also affects the zeta potential of a pad surface and therefore the electrical force between pad and abrasive changes. Such results could affect the removal rate and etc. Moreover, the temperature changes the 1st and 2nd elastic moduli of a pad which are closely related to the removal rate and the WIWNU.

• Tribology and Lubricants
• /
• v.31 no.3
• /
• pp.79-85
• /
• 2015

RC delay is a critical issue for achieving high performance of ULSI devices. In order to minimize the RC delay time, we uses the CMP process to introduce high-conductivity Cu and low-k materials on the damascene. The low-k materials are generally soft and fragile, resulting in structure collapse during the conventional high-pressure CMP process. One troubleshooting method is electrochemical mechanical polishing (ECMP) which has the advantages of high removal rate, and low polishing pressure, resulting in a well-polished surface because of high removal rate, low polishing pressure, and well-polished surface, due to the electrochemical acceleration of the copper dissolution. This study analyzes an electrochemical state (active, passive, transpassive state) on a potentiodynamic curve using a three-electrode cell consisting of a working electrode (WE), counter electrode (CE), and reference electrode (RE) in a potentiostat to verify an electrochemical removal mechanism. This study also tries to find optimum conditions for ECMP through experimentation. Furthermore, during the low-pressure ECMP process, we investigate the effect of current density on surface roughness and removal rate through anodic oxidation, dissolution, and reaction with a chelating agent. In addition, according to the Faraday’s law, as the current density increases, the amount of oxidized and dissolved copper increases. Finally, we confirm that the surface roughness improves with polishing time, and the current decreases in this process.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2018.06a
• /
• pp.107-107
• /
• 2018

무전해 니켈도금 용액의 성분은 Ni(II)염, 환원제, 적합한 금속 배위 리간드, 안정제 및 특정 특성 요구에 대한 첨가제를 포함한다. 일반적으로 도금 욕에는 미량의 안정제가 함유되어 있다. 만약 적절한 안정화 시스템이 없는 도금 욕에서 도금 공정 시 도금 시작 직후에 많은 양의 니켈 플레이크(Ni flake)가 생성되어 빠르게 도금 용액이 분해되어 더 이상 도금이 어렵게 된다. 그러나 무전해 도금 욕에서 안정제의 역할 및 도금 층에 미치는 영향에 대한 연구는 여전히 부족한 실정이다. 따라서 본 연구에서는 $Pb^{2+}$ 안정제 농도가 도금 층에 미치는 영향과 캐비테이션 침식 실험을 통해 그 내구성을 평가하고자 하였다. 무전해 니켈코팅을 위한 모재는 회주철(FC250)을 $19.5mm{\times}19.5mm{\times}5mm$의 크기로 가공하였다. 회주철의 인장강도는 $330N/mm^2$이며, 그 성분 조성(wt.%)은 3.23 C, 1.64 Si, 0.84 Mn, 0.016 P, 0.013 S 그리고 나머지는 Fe이다. 시험편은 SiC 페이퍼 #1200까지 연마하여 시험편의 표면 거칠기는 $1.6-2.1{\mu}m$ 범위 내로 제작하였다. 무전해 도금 전 시험편은 탈지를 위해 상온의 아세톤 용액에서 3분간 초음파 세척하고, $90^{\circ}C$의 알카리 수용액으로 5분간 세척하였다. 그리고 표면 활성화를 위한 산세척은 5% 황산용액에서 30초 동안 실시하였다. 도금조로 500mL 비커를 사용하였으며, 모든 시험편은 2시간 동안 무전해 니켈도금을 실시하였다. 그리고 니켈도금 층의 내식성과 내구성을 평가하기 위해 전기화학적 분극 실험을 통한 타펠분석과 ASTM G32 규정에 의거한 캐비테이션 침식 실험을 실시하였다. 그 결과 안정제 농도가 도금 속도와 도금 층의 성분 변화에 크게 영향을 미쳤으며, 그에 따라 도금 층의 내식성과 내구성이 크게 변화되었다.

• Journal of the Korean Society for Precision Engineering
• /
• v.29 no.3
• /
• pp.289-294
• /
• 2012

There are several indicators to represent characteristics of chemical mechanical planarization (CMP) such as material removal rate (MRR), surface quality and removal uniformity on a wafer surface. Especially, the removal uniformity on the wafer edge is one of the most important issues since it gives a significant impact on the yield of chip production on a wafer. Non-uniform removal rate at the wafer edge (edge effect) is mainly induced by a non-uniform pressure from nonuniform pad curvature during CMP process, resulting in edge exclusion which means the region that cannot be made to a chip. For this reason, authors tried to minimize the edge exclusion by using an edge profile control (EPC) ring. The EPC ring is equipped on the polishing head with the wafer to protect a wafer from the edge effect. Experimental results showed that the EPC ring could dramatically minimize the edge exclusion of the wafer. This study shows a possibility to improve the yield of chip production without special design changes of the CMP equipment.

• Journal of the Korean Electrochemical Society
• /
• v.2 no.4
• /
• pp.202-208
• /
• 1999

Composite cathodes of $50/50\;vol\%$ LSM-YSZ $(La_{-x}Sr_xMnO_3-yttria\;stabilized\;zirconia)$ were deposited onto dense YSZ electrolytes by colloidal deposition technique. The cathode characteristics were then examined by scanning electron microscopy (SEM) and studied by ac-impedance spectroscopy (IS). The conditioning effects on LSM-YSZ cathodes were seen and remedies for these effects were noted in order to improve the performance of a solid oxide fuel cell (SOFC). The effects of temperature on impedance, surface contamination on cathode bonding to YSZ electrolyte, changing Pt paste, aerosol spray technique applied to curved surface on microstructure and cell to cell variability were solved by testing at $900^{\circ}C$, sanding the YSZ surface, using only one batch of Pt paste, using flat YSZ plates and using consistent procedures and techniques, respectively. And then, reproducible impedance spectra were confirmed by using the improved cell and the typical spectra measured for an (air)LSM-YSZ/YSZ/LSM-YSZ(air) cell at $900^{\circ}C$ were composed of two depressed arcs. Impedance characteristics of the LSM-YSZ cathodes were also affected by experimental conditions such as catalytic interlayer, composite cathode compositions and applied current.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.11a
• /
• pp.165-165
• /
• 2007

투명전도박막은 ITO, $SnO_2$, ZnO, 등이 있으나 $SnO_2$는 자외선 영역까지 투과시키는 우수한 광학적 특성을 나타내지만, 상당히 큰 전기저항으로 인해 현재는 현재 ITO가 널리 이용되고 있다. ITO(Indium Tin Oxide)박막은 자외선 영역에서 반사율이 높으며 가시광선영역에서는 80%이상의 뛰어난 투과율을 가지고 있다. 또한 낮은 전기저항과 넓은 광학적 밴드갭 때문에 가장 유용한 투과전도성 재료 중에 하나이다. 이러한 특성 때문에 여러 가지 문자 표시소자의 투명전극, 태양전지의 창재료, 정전차폐를 위한 반도체 포장재료, 열반사막, 면발열체, 광전변환 소자에 응용되고 있다. 일반적으로 박막의 제작에는 저항가열법과 전자선가열법, 스퍼터링법의 물리적 증착과 화학적 증착으로 나뉜다. 본 논문에서는 증착온도를 달리 하여 RF-sputtering에 의해 ITO박막을 증착한 후 온도증가에 따른 박막의 특성을 연구하였으며 또한 광역평탄화를 위한 CMP공정을 적용하여 증착온도가 연마에 미치는 영향을 연구하였다. 본 실험에서 사용된 ITO박막은 $2{\times}2Cm$의 Corning glass위에 증착되었으며 타겟은 $In_2O_3$와 $SnO_2$가 9:1로 혼합된 Purity 99.99%이상의 직경 2 inch인 ITO타겟을 사용하였다. 박막 증착시 기판온도는 상온에M $200^{\circ}C$까지 변화시켰으며 RF power는 100W로 일정하게 하였으며 증착압력은 $8{\times}10^{-2}$Torr이였다. CMP공정조건은 헤드속도 60rpm, 플레이튼 속도 60rpm, 슬러리 주입 유량 60mml/min, 압력 $300g/cm^2$이였다. 전기적 특성은 four point probe를 이용하여 측정하였으며 광학적 특성은 UV-Visible Spectrometer를 이용하여 200~900nm의 파장범위에서 광투과도를 측정하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.79-80
• /
• 2007

Copper has been used as an interconnect material in the fabrication of semiconductor devices, because of its higher electrical conductivity and superior electro-migration resistance. Chemical mechanical polishing (CMP) technique is required to planarize the overburden Cu film in an interconnect process. Various problems such as dishing, erosion, and delamination are caused by the high pressure and chemical effects in the Cu CMP process. But these problems have to be solved for the fabrication of the next generation semiconductor devices. Therefore, new process which is electro-chemical mechanical planarization/polishing (ECMP) or electro-chemical mechanical planarization was introduced to solve the. technical difficulties and problems in CMP process. In the ECMP process, Cu ions are dissolved electrochemically by the applying an anodic potential energy on the Cu surface in an electrolyte. And then, Cu complex layer are mechanically removed by the mechanical effects between pad and abrasive. This paper focuses on the manufacturing of ECMP system and its process. ECMP equipment which has better performance and stability was manufactured for the planarization process.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.329-329
• /
• 2010

반도체 및 디스플레이의 진공부품은 알루미늄 모제에 전해연마법(electrolytic polishing), 양극산화피막법(Anodizing), 플라즈마 용사법(Plasma spray) 등을 사용하여 $Al_2O_3$ 피막을 성장시켜 사용되고 있다. 반도체 제조공정 중 30~40% 이상의 비중을 차지하는 식각(etching) 및 증착(deposition) 공정은 대부분 플라즈마를 사용하고 있다. 플라즈마에 의해 화학적, 물리적 침식이 발생하여 코팅막에 손상을 일으켜 코팅막이 깨지거나 박리되면서 다량의 Particle을 생성함으로써 생산수율에도 문제를 야기 시킨다고 알려져 있다. 하지만 이들 코팅막을 평가하는 방법은 거의 전무하여 산업계에서 많은 애로를 겪고 있다. 이러한 코팅부품의 내플라즈마 성능평가 방법과 기준이 없어 적절한 교체시기를 파악하기 위한 코팅부품의 손상정도를 정량화 및 평가 방법의 표준화를 구축하는 연구를 수행하였다. 본 연구에서는 이러한 소재의 특성평가를 위해 공정에서 사용 중 손상되어 교체된 샘플의 모폴로지 관찰하고 내전압 측정으로 전기적 특성을 분석하여 손상 전, 후의 변화를 관찰하였다. 또한 플라즈마의 영향에 따른 코팅 막 형태 변화 및 전기적 특성의 변화를 알아보기 위하여 양극산화피막법(Anodizing)으로 $Al_2O_3$를 성장시킨 평가용 샘플을 제작한 후, Plasma chamber 장비를 이용하여 플라즈마 처리에 따른 코팅막의 내전압, 식각율, 표면 미세구조의 변화를 측정하였고 이를 종합적으로 고려하여 진공 장비용 코팅부품의 공정영향에 의한 내플라즈마 특성평가방법 개발에 관하여 연구하였다. 이러한 실험을 통해 플라즈마 처리 후 코팅 막에 크랙이 발생되는 것을 확인할 수 있었고 코팅 막의 손상으로 전기적 특성이 감소를 것을 확인할 수 있었다. 또한 ISPM 장비를 이용하여 진공 장비용 코팅부품이 플라즈마 공정에서 발생하는 오염 입자를 측정할 수 있는 방법을 연구하였다. 이러한 결과를 이용하여 진공공정에서 사용되는 코팅부품이 플라즈마에 의한 손상정도를 정량화 하고 평가방법을 개발하여 부품 양산업체의 진공장비용 코팅부품 개발 신뢰성 향상이 가능할 것으로 본다.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.17 no.6
• /
• pp.1175-1180
• /
• 2022

STI has been studied a lot as a process technology for wide area planarization according to miniaturization and high integration of semiconductor devices. In this study, as methods for improving the STI profile, wet etching of pad oxide using hydrofluorine solution and dry etching of O₂+CF₄ after STI dry etching were proposed. This process technology showed improvement in profile imbalance and leakage current between patterns according to device density compared to the conventional method. In addition, as a result of measuring the HLD thickness after CMP for a device having the same STI depth and HLD deposition, the measured value was different depending on the device density. It was confirmed that this was due to the difference in the thickness of the nitride film according to the device density after CMP and the selectivity of the slurry.