• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2018.06a
• /
• pp.47-47
• /
• 2018

단일벽 탄소나노튜브 (Single-walled carbon nanotubes, SWNTs)는 우수한 물리적 화학적 특성을 갖고 있어 나노전자소자, 투명전도막, 에너지소자, 센서 등 다양한 분야로의 응용이 기대되고 있다. 열화학기상증착(Thermal chemical vapor deposition, TCVD)법은 SWNTs의 합성 공정이 간단하고 공정변수의 제어가 용이하다는 장점이 있어 SWNT 합성 연구에 가장 널리 사용되어 왔다. 일반적으로 금속 촉매의 박막이 증착된 합성 기판은 온도가 가장 높고 비교적 균일성이 보장되는 TCVD 반응기의 중심부에 위치시키고 공정변수를 변화해가며 연구를 진행해 왔다. 본 실험실에서는 수평형 반응기 전역에 합성 기판을 설치하여 SWNTs를 합성한 결과, 반응기의 중심보다 뒤의 영역에서 SWNTs의 합성 수율이 상당히 증가하는 것을 초기실험을 통해 확인하였다. 본 연구에서는 SWNTs 합성 시 가스 유량과 합성 온도를 변화시켰을 때 기판 위치에 따른 SWNTs의 수율 및 물성변화를 구체적으로 조사하였다. 합성가스와 촉매로는 메탄가스와 철 박막을 사용하였으며, 합성 수율의 변화는 고분해능 주사전자현미경을 이용하여 관찰하였다. 그리고 합성된 SWNTs의 형태 및 결정성은 라만분광법과 원자간힘현미경을 이용하여 평가하였다. 결과적으로, 진행하였던 모든 합성 조건에서 반응기 중심보다 뒤의 영역에서 더 고수율의 SWNTs가 합성되었으며, 최적 합성 조건의 SWNTs 면밀도는 99% 이상이었다. 본 연구의 결과는 CVD 공정을 이용하는 다양한 저차원 나노 소재의 합성에도 적용될 수 있을 것으로 사료되며, 추후 이에 대한 연구가 필요하다.

• Proceedings of the KIEE Conference
• /
• 2004.07c
• /
• pp.2017-2019
• /
• 2004

본 논문에서는 S/C-밴드(2${\sim}$8GHz)에서 동작하는 초광대역 주파수 합성기를 설계하였다. 먼저 S-밴드(2-4GHz) 광대역 전압제어발진기를 가지고 획득시간을 단축하기 위한 연산 증폭기를 사용한 DA변환기와 능동루프 필터(Active Loop Filter)로 구성된 S-밴드 주파수 합성기를 설계하였다. 그리고 주파수 체배기, SPDT RF 스위치를 통합하여 최종적으로 S/C-밴드 초광대역 주파수 합성기를 설계하였다. 제작된 주파수 합성기는 200kHz 비교주파수에서 위상잡음은 100kHz 옵셋 주파수에서 -92dBc/Hz이하, 불요주파수 특성은 -62.33dBc 이하, 획득시간은 1.3ms 이하로 측정되었다.

• Transactions on Semiconductor Engineering
• /
• v.2 no.3
• /
• pp.1-5
• /
• 2024

This paper presents a crystal-less reference clock recovery (CR) frequency synthesizer with compensation designed for Bluetooth Low Energy (BLE) Smart-tag applications, operating at frequencies of 32, 72, and 80MHz. In contrast to conventional frequency synthesizers, the proposed design eliminates the need for external components. Using a single-ended antenna to receive a minimal input power of -36dBm at a 2.4GHz signal, the CR synthesizes frequencies by processing the RF signal received through a Low Noise Amplifier ( L N A ) . This approach allows the system to generate a reference clock without relying on a crystal. The received signal is amplified by the LNA and then input to a 16-bit ACC (Automatic Clock Compensation) circuit. The ACC compares the frequency of the received signal with the oscillator output signal, using the synthesis of a 32MHz reference clock through a frequency compensation method. The oscillator is constructed using a Ring Oscillator (RO) with a Frequency Divider, offering three different frequencies (32/72/80MHz) for various system components. The proposed frequency synthesizer is implemented using a 55-nm CMOS process.

• Proceedings of the IEEK Conference
• /
• 2009.05a
• /
• pp.252-254
• /
• 2009

본 논문에서는 저고도 탐지레이다 센서체계의 주파수 합성기는 송수신 장치의 기준 주파수원으로 이용될 국부 발진 주파수들을 생성해 내는 주파수 합성부에 대해 설명되었다. 주파수 합성기의 성능을 평가하기위하여 각 주파수 원들의 위상잡음 특성과 주파수 합성기의 스위칭 시간을 신호 혼합기를 이용하여 측정 하였으며, 그 결과 설계 시 제시한 30(usec)이하인 약18usec의 스위칭 시간이 대부분을 차지함을 알 수 있었다. 주파수 합성기에서 생성된 최종 출력 주파수는 저고도 탐지 레이다의 송수신 장치의 국부발진 주파수로 이용되므로 출력 레벨의 flatness를 측정하여 분석한다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.46 no.9
• /
• pp.74-80
• /
• 2009

This paper describes a $2{\sim}6GHz$ CMOS frequency synthesizer that employs only one LC-tank voltage controlled oscillator (VCO). For wide-band operation, optimized LO signal generator is used. The LC-tank VCO oscillating in $6{\sim}8GHz$ provides the required LO frequency by dividing and mixing the VCO output clocks appropriately. The frequency synthesizer is based on a fractional-N phase locked loop (PLL) employing third-order 1-1-1 MASH type sigma-delta modulator. Implemented in a $0.18{\mu}m$ CMOS technology, the frequency synthesizer occupies the area of $0.92mm^2$ with of-chip loop filter and consumes 36mW from a 1.8V supply. The PLL is completed in less than $8{\mu}s$. The phase noise is -110dBC/Hz at 1MHz offset from the carrier.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.10b
• /
• pp.401-403
• /
• 2000

본 논문에서는 일한 음차 변환을 이용한 음성인식 및 합성기를 구현하였다. 음성인식의 경우 CV, VCCV, VCV, VV, VC 단위를 사용하였다. 이와 같이 단위별로 미리 구축된 모델을 결합함으로써 음성인식 시스템을 구축하였다. 따라서 일한 음차 변환을 적용하게 되면 인식 대상이 일어단어일 경우에도 이를 한글 발음으로 변환한 후 그에 해당하는 모델을 생성함으로써 인식이 가능하다. 음성 합성기의 경우 합성에 필요한 한국어 음성 데이터 베이스를 구축하고, 입력되는 텍스트에 따라 이를 연결하여 합성음을 생성한다. 일어가 입력될 경우 일한 음차 변환 규칙을 이용하여 입력된 일어 발음을 한글로 바꾸어 준 후 입력하게 되므로 별도의 일어 합성기 없이도 합성음을 생성할 수 있다.

• Proceedings of the Korea Institute of Convergence Signal Processing
• /
• 2000.08a
• /
• pp.181-184
• /
• 2000

본 논문에서는 영한 음차 변환을 이용한 음성인식 및 합성기를 구현하였다. 음성인식의 경우 CV(Consonant Vowel), VCCV, VCV, VV, VC 단위를 사용하였다. 위의 단위별로 미리 구축된 모델을 결합함으로써 무제한 음성인식 시스템을 구축하였다. 따라서 영한 음차 변환을 이용하게 되면 인식 대상이 영어단어일 경우에도 이를 한글 발음으로 변환한 후 그에 해당하는 모델을 생성함으로써 인식이 가능하다. 음성 합성기의 경우 합성에 필요한 한국어 음성 데이터 베이스를 구축하고, 입력되는 텍스트에 따라 이를 연결하여 합성음을 생성한다. 영어가 입력될 경우 영한 음차 변환을 이용하여 입력된 영어발음을 한글로 바꾸어 준 후 입력하게 되므로 별도의 영어 합성기 없이도 합성음을 생성할 수 있다.

• Journal of Advanced Navigation Technology
• /
• v.2 no.1
• /
• pp.22-33
• /
• 1998

In the coherent-on-receiver radar system using the magnetron source, frequency synthesizer is employed as a STALO(Stable Local Oscillator) to keep the intermediate frequency stable. In this paper, X-band(8.4GHz~9.7GHz) single loop frequency synthesizer is designed and implemented by an indirect frequency synthesis technique. Phase comparison is performed by a digital PLL(Phase-Locked Loop) chip and the loop filter is designed for the low phase noise. The effects of loop component characteristics on the output phase noise are analyzed for single loop structures, and the calculated results are compared with the measured data.

• Journal of Satellite, Information and Communications
• /
• v.6 no.1
• /
• pp.45-49
• /
• 2011

In this paper, we present the high resolution and low phase noise frequency synthesizer for satellite terminal. To improve the phase noise of frequency synthesizer, we analyze how the configuration of frequency synthesizer affect the phase noise. The implemented frequency synthesizer reduce the phase noise and show the high resolution. The output power of this frequency synthesizer is over -2dBm in 950~1450MHz and the phase noise of the -101dBc/Hz at 10kHz frequency offset.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.25 no.12
• /
• pp.1251-1257
• /
• 2014

In this paper, a 6~13 GHz ultra high speed frequency synthesizer having minimum 30 kHz step size and minimum 500 ns frequency settling time is proposed. In order to obtain fast settling time, fine resolution, and good phase noise performance, wideband output frequencies were synthesized based on DDS(Direct Digital Synthesizer) and analog direct frequency synthesis technology. The phase noise performance of wideband frequency synthesizer was estimated by the superposition theory and its results were compared with measured ones. The measured frequency settling time was below 500 ns, phase noise was below -106 dBc @ 10 kHz at 13 GHz, and frequency accuracy was measured below ${\pm}2kHz$.