• 대한전자공학회논문지SD
• /
• 제40권7호
• /
• pp.526-531
• /
• 2003

최근 들어, 테스트 시간과 하드웨어의 축소를 위한 많은 내장형 자체 테스트 구조가 연구되고 있다. 대부분의 패턴 생성에 대한 내장형 자체 데스트 구조는 결정 패턴 생성을 위한 것이다. 본 논문에서는 테스트시간과 하드웨어 오버헤드를 줄일 수 있는 새로운 의사 임의 패턴 내장형 자체 테스트 기법을 제안한다 본문에서는 의사 임의 패턴 내장형 자체 테스트 기법의 하드웨어 오버헤드의 축소 가능성에 대한 이론을 간단한 예제와 함께 설명하고 실험 결과를 통해 기존의 방법에 비하여 제안하는 방식을 이용할 경우 하드웨어 오버헤드가 줄어드는 것을 알 수 있으며, 기존의 방법과 제안한 방법의 테스트 시간 비교를 보여 준다.

• 사물인터넷융복합논문지
• /
• 제1권1호
• /
• pp.33-38
• /
• 2015

하드웨어는 다양한 구조로 개발되고, 모듈들에 대한 시간 시뮬레이션을 할 때 각 클럭 사이클에 사용되는 변수들의 값을 확인할 필요가 있다. 본 논문은 224비트 ECDSA 하드웨어를 개발하면서 하드웨어 모듈의 시간 시뮬레이션을 위한 테스트 벡터를 제공하는 소프트웨어 생성기를 소개한다. 테스트 벡터는 GUI 형태와 텍스트 파일 형태로 제공된다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2010년도 추계학술발표대회
• /
• pp.1603-1606
• /
• 2010

모바일 환경에서 새로운 하드웨어를 장착한 모델을 시장에 적기에 출시하는 것이 중요하다. 그러나 새로운 하드웨어 테스트와 관련이 없는 모듈의 인터페이스 변경에 의한 unresolved symbol 에 의한 링크에러로 인해 테스트 실행파일의 생성이 늦어져 새로운 하드웨어의 검증이 늦어지고 이로 인해 전체적인 개발일정이 지연 되는 불합리한 경우가 발생 하는 경우가 많았다. 본 논문은, 새로운 하드웨어 검증과 관련이 없는 모듈의 unresolved symbol 을 수정하지 않은 상태에서 실행 파일을 생성할 수 있도록 하는 링커를 제안하고, 테스트가 가능한 최소한의 모듈만 가지고도 unresolved symbol 에 실제 의미 있는 접근이 발생 하기 전까지 하드웨어 검증이 가능하게 함으로서 전체 개발 기한을 단축 할 수 있는 방법을 제시한다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제30권12호
• /
• pp.1149-1157
• /
• 2003

하드웨어와 소프트웨어가 조합된 내장형 시스템이 복잡해지면서, 내장형 시스템에 탑재되는 내장형 소프트웨어 테스트가 중요하게 인식되고 있다. 특히, 원자력 발전소와 같이 안전 등급이 높은 시스템에 들어가는 소프트웨어 테스트는 필수적이다. 내장형 시스템 테스트의 경우 하드웨어와 소프트웨어의 상호작용에 의해 발생하는 오류를 발견하기 위한 효과적인 테스트 기법이 필요하다. 본 논문에서는, 하드웨어와 소프트웨어 사이의 상호작용에 의해 생성되는 오류를 발견하기 위하여, 오류 삽입 기법을 이용한 테스트 데이타 선정 기법을 제안하고, 이 기법을 Digital Plant Protection System에 적용하였으며, 실험을 통해 제안한 기법의 우수성을 분석한다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 추계학술대회 논문집 Vol.17
• /
• pp.703-706
• /
• 2004

공정기술의 발달과 컴퓨터 구조적인 발전에 의해서, 시스템의 동작속도가 기하급수적으로 증가하고 있다. 동작속도의 증가는 CMOS로 구현된 chip의 RC 특성에 의해서 timing variation 문제가 발생할 가능성이 높아지면서 테스트 비용이 전체 설계비용에서 차지하게 되는 비중이 급격하게 증가하고 있다. 따라서 온라인 테스트와 진화하드웨어 등이 테스트 비용감소를 위해서 연구되고 있다. 본 논문에서는 네트워크프로세서의 생존성을 위해서, 패킷엔진의 pipline의 각 stage사이의 clock slack borrowing을 이용해서 timing variation 문제를 자체적으로 해결할 수 있다는 것을 mixed-mode simulation을 통해서 통합 검증하였다. 또한 기존의 off-chip 진화하드웨어에 비해서 on-chip구현을 통해서 진화하드웨어의 성능향상과 메모리에 의해서 발생하는 overhead를 감소시키는 것이 가능함을 확인했다.

• 대한전자공학회논문지SD
• /
• 제40권8호
• /
• pp.610-618
• /
• 2003

테스터를 사용하는 테스트 방법이 매우 비싸고 동작속도에서의 테스트가 어려운 상황에서 BIST의 출현 은 이러한 난점을 해결하는 좋은 방법이다. 하지만, 이러한 BIST에도 해결해야 할 문제점들이 많다. 의사 무작위 테스트시 패턴 카운터와 비트 카운터의 역할이 단순히 카운팅만 하는데 한정되어 있으므로 이들 카운터를 패턴을 생성하는 역할에도 이용함으로써 BIST의 효율을 증대시키고자 한다. 새로운 BIST 구조는 LFSR이 아닌 카운터로 패턴을 생성하고 LFSR로 이의 동작을 무작위하게 또는 의도적으로 조정함으로써 다른 테스트 성능의 저하 없이 테스트 하드웨어를 축소하는 방법을 제안한다. 결정 테스트를 위한 하드웨어가 너무 크게 되는 단점을 해결하고자 본 논문에서의 실험은 실험결과에서 의사 무작위 테스트와 결정 테스트의 성능을 고장검출을, 테스트 시간과 하드웨어 관련 인자들로 표현한다.

• 대한전자공학회논문지SD
• /
• 제41권3호
• /
• pp.65-70
• /
• 2004

최근 하나의 칩에 여러 개의 코어들로 구성된 SOC(System on Chip) 테스트 비용의 증가로 인해 SOC 테스트에 있어서 재사용 방법론과 효율적인 테스트 방법의 중요성이 더욱 커지게 되었다. SOC 테스트의 일반적인 문제는 TAM(Test Access Mechanism)의 구조 설계와 테스트 코어 wrapper의 최적화, 테스트 스케줄링이 있다. 이러한 SOC 테스트의 목표는 테스트 시간과 하드웨어 오버헤드의 최소화이다. 이를 위해서 코어 내부의 스캔 체인과 입출력을 보다 균형 있게 배분하여 더 적은 테스트 시간과 TAM 너비를 사용하도록 테스트 시간과 하드웨어 오버헤드를 동시에 고려하여 설계하는 것이 중요하다. 본 논문에서는 SOC 테스트를 위한 비용을 줄일 수 있는 코어 테스트 wrapper 설계 기법을 제안한다. 본 논문의 제안 기법은 기존의 기법들의 장점을 취하고 단점을 보완함으로써 보다 적은 테스트 시간과 하드웨어 오버헤드를 가진다. 이를 입증하기 위해서 ITC'02 SOC 테스트 벤치마크 회로를 이용하여 실험을 하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2012년도 한국컴퓨터종합학술대회논문집 Vol.39 No.1(B)
• /
• pp.123-125
• /
• 2012

임베디드 소프트웨어에서의 테스팅은 하드웨어에 의존도가 높기 때문에 일반적인 소프트웨어에서의 테스팅과 달리 다양한 테스트 기법과 도구를 활용한 기술 집약적 테스트가 미약하고, 다른 펌웨어에서 테스팅 할 경우 테스팅이 제대로 되지 않는다. 본 논문에서는 하드웨어 의존도가 높은 임베디드 소프트웨어의 모듈을 펌웨어가 다른 x86의 환경에서 테스팅 할 수 있도록, 레지스터, 포트 등을 참조하는 부분을 로그로 출력하고, 모듈끼리의 의존성이 없도록 소스 코드를 수정하여, 공개 소스 테스팅 도구를 활용하여 단위 테스트 할 수 있도록 하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2001년도 춘계학술발표논문집 (상)
• /
• pp.255-258
• /
• 2001

테스트 시스템(Test System)은 반도체 제품을 웨이퍼(Wafer) 또는 완성된 제품 상태 하에서 전기적 특성과 성능을 검사하고 그 결과를 산출해내는 검사장치이다. 테스트 시스템은 크게 하드웨어와 소프트웨어로 이루어져 있으며 시스템을 제어하고 사용자 인터페이스 및 각종 자료를 처리하는 소프트웨어는 그 중요성이 한층 더 부각되고 있다. 그러나 국내 고성능의 테스트 시스템을 개발하는 기업들의 하드웨어 개발은 잘 이루어지고 있으나 소프트웨어의 개발은 어려운 실정이다. 본 논문에서는 테스트 시스템에서 사용하고 있는 테스트 프로그램의 문제점을 지적하고, 문제점을 해결할 수 있는 가상기계를 설계한다. 그리고 가상기계를 테스트 관리 프로그램 내에 내장하여 테스트관리 시스템의 소프트웨어를 향상시키고자 한다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제14권6호
• /
• pp.547-558
• /
• 2008

임베디드 시스템은 어플리케이션, OS 커널, 디바이스 드라이버, HAL, 하드웨어와 같은 이질적 계층들이 매우 밀접히 결합되어 있다. 임베디드 시스템은 제품 목적과 탑재된 하드웨어에 따라 맞춤 제작된다. 또한 점점 짧아지는 제품 주기 때문에 여러 업체의 소프트웨어, 하드웨어가 불안정한 상태에서 통합된다. 따라서 모든 계층에 결함 발생 확률이 높다. 임베디드 소프트웨어 개발자는 자신의 코드를 결함이 내재된 다른 계층들과 통합된 상태에서 테스트하며, 이 때문에 테스트해야 할 모든 영역을 테스트하였는지, 자신의 코드가 잘못된 건지, 통합된 다른 소프트웨어나 하드웨어에 문제가 있는 건 아닌지를 확신하기 힘들다. 본 논문은 임베디드 소프트웨어 개발자가 다양한 계층에 내재된 결함 위치와 원인을 추적할 수 있도록 하는 임베디드 소프트웨어 인터페이스 테스트 방안과 이를 구현한 자동화 도구 Justitia를 제안한다. 제안하는 기술은 개발자를 돕기 위한 이뮬레이터를 이용한 디버깅을 전문적인 테스팅으로 승화시킨 자동화 방안이다.