• Proceedings of the Korean Information Science Society Conference
• /
• 2003.04a
• /
• pp.31-33
• /
• 2003

기능 검사(function simulation)란 하드웨어 시스템의 설계시 모델의 기능, 성능, 표준 준수 여부, 그리고 다른 상위 수준 조건의 관점에서 그 설계를 분석하는 중요한 설계 흐름이다. 하지만 복잡한 기존의 기능 검사의 절차는 사용자의 요구에 의해 하드웨어 시스템이 점점 복잡해지고 정보산업의 발전에 따라 개발 주기가 점점 빨라지는 시장의 특성으로 인해 설계자에게 많은 시간적 경제적인 부담감을 준다. 본 논문에서는 설계자에게 가중되는 부담을 극복하고 보다 효율적인 하드웨어 시스템의 모델링 및 기능 검사를 위해 오토마타 동치성 검사를 통한 하드웨어 시스템의 논리적 정확성 확인 방법론을 제안한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2008.06b
• /
• pp.568-571
• /
• 2008

하드웨어 개발에 있어서 데이터의 신속한 처리와 공정의 저렴한 비용을 위해 회로의 많은 부분이 게이트 레벨에서 구현된다. 기능 검사는 하드웨어 개발에 있어서 설계의 기능을 분석하는 중요한 설계 흐름이다. 기존의 기능 검사는 사용자의 요구에 의해 하드웨어 시스템이 복잡해지고 개발 주기가 점점 빨라지는 시장의 특성으로 인해 설계자에게 시간적 경제적인 부담감을 준다. 본 연구에서는 설계자에게 가중되는 부담을 극복하고 보다 효율적인 기능 검사를 위해 모델 체킹을 동치성 검사에 적용하는 방법을 제안하고자 한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.06b
• /
• pp.354-357
• /
• 2007

하드웨어 개발에 있어서 데이터의 신속한 처리와 공정의 저렴한 비용을 위해 회로의 많은 부분이 게이트 레벨에서 구현된다. 기능 검사는 하드웨어 개발에 있어서 설계의 기능을 분석하는 중요한 설계 흐름이다. 기존의 기능 검사는 사용자의 요구에 의해 하드웨어 시스템이 복잡해지고 개발 주기가 점점 빨라지는 시장의 특성으로 인해 설계자에게 시간적 경제적인 부담감을 준다. 본 연구에서는 설계자에게 가중되는 부담을 극복하고 보다 효율적인 기능 검사를 위해 모델 체킹을 동치성 검사에 적용하는 방법을 제안하고자 한다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.34 no.1B
• /
• pp.47-55
• /
• 2009

In recent network intrusion detection systems, regular expressions are used to represent malicious packets. In order to process incoming packets through high speed networks in real time, we should perform hardware-based pattern matching using the configurable device such as FPGAs. However, operating speed of FPGAs is slower than giga-bit speed network and so, multi-byte processing per clock cycle may be needed. In this paper, we propose a hardware architecture of multi-byte based regular expression pattern matching and implement the pattern matching circuit generator. The throughput improvements in four-byte based pattern matching circuit synthesized in FPGA for several Snort rules are $2.62{\sim}3.4$ times.

• Journal of KIISE:Computing Practices and Letters
• /
• v.10 no.5
• /
• pp.385-393
• /
• 2004

Cluster systems have been widely used for solving problems in various application domains, and regarded as useful high performance computing resources. As the number of cluster system user is increasing, it is no less important to maintain stable operation than to improve cluster system performance. Although hardware preventive maintenance is important for keeping normal operation, the testing tool which can be used for general cluster systems during maintenance has received little attention. In this Paper, considering hardware Preventive maintenance, we suggest a testing tool for hardware of cluster system. The cluster system testing tool which is named CTS(Cluster system Test Suite) has two check routines; one for memory, and the other for NIC respectively. The CTS is designed to support the common features of general cluster systems and all the Jobs such as setting test conditions to querying the results can be done entirely within an integrated GUI environment. CTS is used as the testing tool for two kinds of cluster systems during maintenance, and the experimental results show that CTS reports useful information for cluster systems management.

• Proceedings of the KIEE Conference
• /
• 2005.10b
• /
• pp.127-129
• /
• 2005

본 연구에서는 백라이트 유닛의 검사를 위한 머신비전 시스템을 구축한다. 시스템은 크게 하드웨어와 소프트웨어로 나눌 수 있고 하드웨어는 조명부, 영상획득부, 로봇 암 제어부로 분류된다. 조명부는 36W FPL램프로 구성되었고 조명부의 상판에 아크릴판을 거치대로 이용하여 백라이트 유닛을 거치한다. 로봇 암 제어부는 2축 로봇 암을 제어하여 로봇 암의 센서부착 지지대에 부착된 CCD 센서를 이동시킨다. 이와 동시에 영상획득부에서는 이미지를 획득하여 PC로 전송한다. 소프트웨어의 화상처리 검사 알고리즘은 일정 패턴이 있는 도광판에 대한 검사 알고리즘과 일정패턴이 없근 백라이트 유닛에 대한 검사 알고리즘으로 분리된다. 일정 패턴이 인쇄되어 있는 패널에 대한 검사 알고리즘은 모폴로지 연산을 이용하는 템플릿 체크방법과 블록 매칭 방법이 사용되었고 일정패턴이 없는 유닛에 대한 검사는 개선된 Otsu 방법을 이용하여 얼룩이나 흐릿한 결함에 대한 결함을 검출하였다. 실험결과 불균일한 결함과 밝기가 일정하지 않은 결함일지라고 90% 이상의 검출율로 뛰어난 성능을 입증하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.10a
• /
• pp.433-436
• /
• 2006

하드웨어 개발에 있어서 데이터의 신속한 처리와 공정의 저렴한 비용을 위해 많은 부분이 조합회로로 설계된다. 기능 검사는 하드웨어 개발에 있어서 설계의 기능을 분석하는 중요한 설계 흐름이다. 하지만 복잡한 기존의 기능 검사의 절차는 사용자의 요구에 의해 하드웨어 시스템이 복잡해지고 정보산업의 발전에 따라 개발 주기가 점점 빨라지는 시장의 특성으로 인해 설계자에게 많은 시간적 경제적인 부담감을 준다. 본 논문에서는 설계자에게 가중되는 부담을 극복하고 효율적인 조합회로의 기능 검사를 위한 정형적 방법을 제시하고자 한다.

• Journal of the Korea Society of Computer and Information
• /
• v.16 no.5
• /
• pp.13-22
• /
• 2011

Network Intrusion Detection Systems use regular expression to represent malicious packets and hardware-based pattern matching is required for fast deep packet inspection. Although hardware architectures for implementing constraint repetition operators such as {10} were recently proposed, they have some limitation. In this paper, we propose hardware architecture supporting constraint repetitions of general regular expression sub-patterns with lower logic complexity. The subpatterns supported by the proposed contraint repetition architecture include general regular expression patterns as well as a single character and fixed length patterns. With the proposed building block, we can implement more efficiently regular expression pattern matching hardwares.

• Journal of the Korean Society for Nondestructive Testing
• /
• v.32 no.2
• /
• pp.214-219
• /
• 2012

초음파전파영상화(UPI) 시스템은 2007년에 첫 논문 발표를 통해 시스템 개발이 보고된 이후 소프트웨어 및 하드웨어적 측면에서 다양한 형태로 발전된 시스템의 개발이 이루어졌다. 본 기고에서는 기본 UPI 시스템, 섬유파트랜스듀서 UPI 시스템, 순수광학시스템으로서 광섬유 센서 UPI 시스템, 완전비접촉 시스템으로서의 공기정압압전센서 UPI 시스템 및 레이저도플러진동계 UPI 시스템, 장거리 UPI 시스템, 옥외 적용성에 필수적인 저온환경 UPI 시스템 등을 소개한다.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.42 no.3 s.303
• /
• pp.17-24
• /
• 2005

Various defects are found in PDP manufacturing process. Detecting these defects early and reprocessing them is an important factor that reduces the cost of production. In this paper, the image processing system for the PDP pattern inspection is designed and implemented using the high performance and accuracy CCD line scan camera. For the preprocessing of the high speed line image data, the Image Processing Part (IPP) is designed and implemented using high performance DSP, FIFO and FPGA. Also, the Data Management and System Control Part (DMSCP) are implemented using ARM processor to control many IPP and cameras and to provide remote users with processed data. For evaluating implemented system, experiment environment which has an area camera for reviewing and moving shelf is made. Experimental results showed that proposed system was quite successful.