Proceedings of the Korean Information Science Society Conference (한국정보과학회:학술대회논문집)

  • 2006.10a
  • /
  • Pages.433-436
  • /
  • 2006
  • /
  • 1598-5164(pISSN)
Korean Institute of Information Scientists and Engineers (한국정보과학회)
권호 표지

A Study for Formal Verification of Combinational Circuit Using Model Checking

모델 체킹을 통한 조합 회로의 정형 검증

  • Ahn, Young-Jung (Dept. of Computer Science & Engineering, Korea University) ;
  • Song, Gwan-Ho (Dept. of Computer Science & Engineering, Korea University) ;
  • Choi, Jin-Young (Dept. of Computer Science & Engineering, Korea University)
  • Published : 2006.10.20
Download PDF
⟨ Previous Next ⟩

Abstract

하드웨어 개발에 있어서 데이터의 신속한 처리와 공정의 저렴한 비용을 위해 많은 부분이 조합회로로 설계된다. 기능 검사는 하드웨어 개발에 있어서 설계의 기능을 분석하는 중요한 설계 흐름이다. 하지만 복잡한 기존의 기능 검사의 절차는 사용자의 요구에 의해 하드웨어 시스템이 복잡해지고 정보산업의 발전에 따라 개발 주기가 점점 빨라지는 시장의 특성으로 인해 설계자에게 많은 시간적 경제적인 부담감을 준다. 본 논문에서는 설계자에게 가중되는 부담을 극복하고 효율적인 조합회로의 기능 검사를 위한 정형적 방법을 제시하고자 한다.

Keywords