

동치성 검사를 위한 모델 체킹의 적용

안영정⁰, 송관호, 최진영

고려대학교 컴퓨터학과

{yjahn⁰, ghsong, choi}@formal.korea.ac.kr

Application of Model Checking for Equivalence Checking

Young-Jung Ahn⁰, Gwan-Ho Song, Jin-Young Choi

Dept. of Computer Science & Engineering, Korea University

요약

하드웨어 개발에 있어서 데이터의 신속한 처리와 공정의 저렴한 비용을 위해 회로의 많은 부분이 게이트 레벨에서 구현된다. 기능 검사는 하드웨어 개발에 있어서 설계의 기능을 분석하는 중요한 설계 흐름이다. 기존의 기능 검사는 사용자의 요구에 의해 하드웨어 시스템이 복잡해지고 개발 주기가 점점 빨라지는 시장의 특성으로 인해 설계자에게 시간적 경제적인 부담감을 준다. 본 연구에서는 설계자에게 가중되는 부담을 극복하고 보다 효율적인 기능 검사를 위해 모델 체킹을 동치성 검사에 적용하는 방법을 제안하고자 한다.

1. 서론

정보 산업의 발전함에 따라 컴퓨터 하드웨어 및 소프트웨어 시스템의 개발 주기가 점점 짧아지고 있다. 그리고 사용자의 요구가 다양해짐에 따라 기존에 개발된 시스템에 많은 부가적인 기능들이 추가되어 시스템이 점차 복잡해지는 추세이다. 이러한 발전에 따라 시스템의 정확성 확인을 위한 노력이 꾸준히 이루어지고 있다.

기존의 전통적인 하드웨어 시스템의 설계 과정에서 보면 정확성 확인을 위한 기능 검사를 반드시 거치게 된다. 일반적으로 기능 검사는 HDL(Hardware Description Language)로 시스템을 구현하고 도구를 이용하여 테스트 벡터에 대한 출력 신호, 즉 파형을 검사하는 방법이다. 이 경우 기능 검사를 할 설계자는 설계된 시스템에 대해 정확하게 파악하고 있어야 한다. 그리고 기능 검사에 사용될 테스트 벡터를 준비해야 하며 생성될 출력 파형에 대해 예지하고 출력된 파형을 분석해야 한다. 또한 기능 검사할 시스템이 복잡해질수록 출력 신호에 대한 분석이 매우 어려워진다. 만일 기능 검사를 통해 오류가 발견되면, 그 오류가 설계의 어느 부분에서 발생하였는지 분석하기 위해 설계 명세 언어의 소스에 잘못된 부분을 찾아가는 불편함이 있다.

결국, 기능 검사를 수행하기 위해서 시간적 경제적인 부담이 가중된다. 이러한 이유로 하드웨어를 검증 할 수 있는 보다 효율적이며 신뢰할 수 있는 방법의 필요성이 제기되었다. 모델 체킹 (Model Checking) [1]은 도구를 이용하여 손쉽게 빠르게 검증할 수 있고 자동화되는 장점이 있지만, 적용분야는 유한

시스템으로 표현되는 순차회로로 제한된다.

본 논문에서는 모델 체킹을 이용하여 게이트 레벨에서 구현되는 회로의 기능 검사를 수행하기 위해서, 어떠한 전자 회로가 언제나 주어진 속성을 만족하는지에 사용되는 동치성 검사 (Equivalence Checking) [2]에 모델 체킹을 적용함으로써 모델 체킹의 적용분야를 확장하고자 한다.

본 논문은 연구의 동기와 정형적인 하드웨어의 검증에 관련되어 진행되고 있는 연구에 대해 논하고, 모델 체킹에 동치성 검사를 적용하여 개발하고자 하는 회로의 기능 검사를 수행하는 연구 방법과 결과 및 적용 사례를 보여준다. 마지막으로 본 연구의 향후 연구에 대해 논하면서 논문을 마무리 한다.

2. 관련 연구

하드웨어 시스템의 기능 검사에 대한 정형적인 연구는 동치성 검사, 모델 체킹, Bounded Model Checking (BMC) [3], 등 다양한 측면에서 연구되고 있다.

먼저 동치성 검사는 Satisfiability Problem (SAT)를 이용하여 두 회로가 동치임을 증명한다. 두 회로가 동일한 입력 신호에 대해서 동일한 결과를 출력한다는 것을 증명하기 위해 miter를 구성하고 SAT를 통해 두 회로가 동치인지 아닌지를 증명한다. miter는 두 회로의 대칭되는 입력들을 연결하고 대칭되는 출력들을 XOR, OR 게이트를 이용하여 두 회로가 동치이면 '0', 동치가 아니면 '1'을 출력하도록 구성한다. SAT는 어떠한 표현식-회로를 표현하는 Conjunctive Normal Form (CNF)-이 있을 때, 그 표현식을 '1'이 되게 하는


값의 조합이 존재하면 그 표현식은 “satisfiable (SAT)”이라 하고, 그 표현식을 ‘1’이 되게 하는 값의 조합이 없으면 “unsatisfiable (UNSAT)”이라 한다. 하드웨어 시스템의 개발 단계는 Abstract - RTL - Structural - Transistor 4단계로 이루어지고, Abstract 단계에서 기존의 기능 검사를 통해 회로의 정확성을 확인한다. 동치성 검사는 RTL - Structural - Transistor 단계에서 이전 단계의 모델과 동치를 확인하여 각 단계의 기능 검사를 수행한다.[4] 동치성 검사는 Abstract 단계에서 올바른 모델을 얻기 전까지 기능 검사를 수행할 수 없는 단점이 있다. 동치성 검사를 하는 도구로는 BerkMin[5], MiniSat[6], GRASP[7] 등이 있다.

모델 체크는 상태 전이 시스템과 특성이 주어지면, 주어진 상태 전이 시스템이 검증하고자 하는 특성을 만족하는지 알아보기 위해 전체 상태 공간을 검사하고 그 결과를 알려준다. 조합회로는 기억 소자가 없어서 상태 전이 시스템으로 표현하지 못하므로 모델 체크할 수 없다. 모델 체크를 수행하는 도구로는 VIS[8], SMV[9] 등이 있다.

BMC는 CNF로 회로를 표현하고 SAT를 이용하여 기능 검사를 수행한다. 한 입력에 대한 신호를 출력하는 것을 step이라 하고 사용자가 지정한 step까지 SAT를 통해 입력에 대한 올바른 신호를 출력하는지 확인한다. CNF의 표현은 positive/negative literal (variable)들의 disjunction으로 이루어진 claus들의 conjunction으로 구성된다. 회로의 명세에 있는 대입문들을 disjunction과 conjunction으로 이루어진 CNF으로 표현하기 때문에 많은 literal과 claus가 생성된다. BMC로 조합 회로의 기능 검사 수행에 있어서 조합 회로는 초기값이 없기 때문에 매 step마다 전체 회로의 CNF를 생성하고 입력에 대한 출력을 확인해서 비교적 긴 수행시간을 가지고 있다. 하드웨어의 BMC 도구는 hw-CBMC[10]가 있다. 실험을 통해 기존의 기능 검사와 본 논문 제안한 방법의 탐색 공간과 수행시간을 비교하고자 한다.

3. 모델 체크를 이용한 동치성 검사


본 논문에서는 [그림 1]과 같이 정확한 모델을 기억소자를 가진 모델로 구현하고 개발하고자 하는 게이트 레벨의 회로와 miter 구조를 구성한다. 그리고 모든 입력에 대해 두 회로가 동치임을 모델 체크를 통해서 확인한다. 모델 체크 도구 (VIS)는 하드웨어 명세 언어인 verilog-HDL로 구현된 모델을 상태 전이 시스템으로 받아들이고, 검증하고자 하는 시스템의 속성을 Computational Tree Logic (CTL)으로 표현하여 검증한다.



[그림 1] 모델 체크를 통한 동치성 검사 구조

random input module은 회로의 입력에 대해서 조합 가능한 모든 값을 생성하고 이 값들을 동시에 두 회로의 입력으로 전달한다. VIS에서 “assign input = \$ND(0,1);”와 같이 전체 상태 공간을 검사하기 위해서 입력마다 난수를 대입한다. 여기서 “input”은 1비트 wire인 데이터 타입을 가진다. 기능 검사할 조합회로는 combinational module에 구현된다.


property module은 검증하고자 하는 속성을 기억소자를 이용하여 표현한다. 회로의 출력값들을 오토마타의 상태들로 표현하고 조합회로의 입력들은 오토마타의 전이로 구현한다. 조합회로는 이전 입력의 영향을 받지 않기 때문에 오토마타의 어느 상태에서든 입력에 따라서 가져야 할 상태로 전이되도록 설계한다. Verilog-HDL의 case문을 이용하면 간단하게 위에서 설명한 오토마타를 구현할 수 있다. buffer module은 combinational module과 property module의 sync를 맞추기 위한 모듈이다.



[그림 2] miter module


miter module은 combinational module과 property module이 조합 가능한 같은 입력에 대해 출력이 동치이면 ‘0’, 동치가 아니면 ‘1’을 출력하도록 구성한다. [그림 2]와 같이 combinational module과 property module의 대칭되는 출력들을 XOR 연산한 후, 이 결과를 OR 연산한다. XOR 연산에 의해서 두 회로가 같은 입력에 대해서 서로 다른 출력값을

가지면 '1'로 나타내고 동일한 값에 대해서는 '0'을 나타낸다. OR 연산은 두 회로의 출력들이 하나라도 틀린 값을 가지면 '1'로 나타낸다.



[그림 3] SAT automata


SAT automata는 [그림 3]과 같이 miter module의 결과 (out)에 따라서 상태가 “SAT”과 “UNSAT”으로 나타내도록 구현한다. 두 회로가 동치면 “UNSAT”, 동치가 아니면 “SAT”를 나타낸다. “AG(state = UNSAT)”란 CTL 속성을 통해서 두 회로가 같은 입력에 대해서 항상 같은 결과를 출력하는지 모델 체크를 통해 검증한다.



[그림 4] 모델 체크를 통한 동치성 검사

4. 적용 사례

논문에서 제안한 모델 체크를 이용한 동치성 검사에 대한 효율성을 알아보기 위해 n-bit adder를 이용하여 실험하였다. 다양한 실험을 위해 n-bit adder 인수의 크기를 2, 4, 8, 16, 32, 64, 128-bit로 실험하였다.



[그림 5] n-bit adder

기존의 기능 검사는 리눅스 환경의 verilog-HDL 시뮬레이터인 icarus-verilog [12]를 사용했다. 그리고 제안한 방식이 적용된 도구는 CTL 모델 체커인 VIS를

사용하여 구현된 화로의 기능을 검증하였다.

본 논문의 실험 환경은 [표 1]과 같다. 각 도구의 공정한 비교를 위하여 CPU는 Pentium3 733MHz, RAM은 512M 그리고 운영체제는 Linux 2.6인 서버에서 공동으로 실험을 수행했다.

실험 환경	
CPU	Pentium3 733MHz
RAM	512M
운영체제	Linux 2.6
실험 도구	icarus-verilog ver.0.8 VIS ver.2.1

[표 1] 실험 환경

[표 2]은 게이트 레벨에서 구현된 n-bit adder와 검증된 상태 전이 시스템 n-bit adder가 동치임을 보인 실험 결과이다. 일반적인 기능 검사 도구인 icarus-verilog-HDL는 모델의 크기에 상관없이 compile 시간이 거의 변함이 없는 것을 확인 할 수 있었고, 모델 체크를 하기 위해 모델을 BDD (Binary Decision Daigram)으로 변환하는 VIS에서는 모델의 크기가 커질수록 compile 시간이 늘어남을 확인 할 수 있다. Event-Driven 방식을 사용하는 icarus-verilog-HDL는 32-bit adder에서 수행 시간이 5060m23.135s이고 64-bit와 128-bit에서는 기능 검사를 수행할 수 없었다. VIS에서 모델 체크를 통해 동치성을 확인하는 시간은 64-bit adder에서 7.6s이고 128-bit adder에서 상태 폭발이 일어났다.

입력수	Compile 시간		수행 시간	
	icarus	vis	icarus	vis
2	0.046s	0.0s	0.013s	0.0s
4	0.043s	0.0s	0.014s	0.0s
8	0.041s	0.0s	0.261s	0.0s
16	0.050s	0.1s	4.219s	0.1s
32	0.045s	0.3s	5060m23.135s	0.2s
64	0.050s	0.9s	-	7.6s
128	0.045s	3.3s	-	-

[표 2] 실험 결과

회로 설계시 설계자가 범할 수 있는 다양한 오류를 8-bit adder에 삽입하여 실험한 하였다. 오류를 삽입한 실험에서 icarus-verilog-HDL의 환경을 vis의 환경과 동일한 조건으로 맞추기 위해서 랜덤한 값을 삽입한 후, 두 회로의 결과가 틀리면 기능 검사를 중단하도록 system task를 구현하였다. icarus-verilog-HDL에서는

0.057s에 오류를 발견하였고, VIS에서는 두 회로가 동치성이 어긋나며 그 결과에 대한 counter example을 0.2s만에 확인 할 수 있었다.

4. 결론 및 향후 연구 방법

빠른 시스템 개발 주기에 따라 복잡한 시스템 구현시 일반적인 알고리즘은 IP (Intellectual Property) 코어 프로그램을 사용한다. IP 코어 프로그램은 쉽게 사용될 수 있도록 이미 테스트되어 설계자에게 제공된다. 하지만 공개된 IP는 최적화와는 거리가 멀고 알고리즘에 대한 정확한 행위만을 강조하는 경우가 많다. 이때 설계자는 데이터의 신속한 처리와 공정의 저렴한 비용을 위해 IP 코어의 많은 부분을 게이트 레벨에서 재설계한다. 기능 검사를 통해 이미 공개된 IP와 개선된 IP와의 동치성 검사를 일반적인 기능 검사를 통해 수행한다. 기능 검사를 위한 도구 개발이나 연구들은 초기의 환경을 벗어나지 못하고 있다. 새로 제안되는 정형적 방법에 의한 기능 검사들이 모델의 표현에 자원의 한계를 넘어서야 하는 큰 제약점이 있기 때문이다. 기존의 기능 검사는 사용자의 요구에 의해 하드웨어 시스템이 복잡해지고 정보산업의 발전에 따라 개발 주기가 점점 빨라지는 시장의 특성으로 인해 설계자에게 많은 시간적 경제적 부담감을 준다. 이러한 부담을 줄이기 위해 많은 EDA 업체들은 시뮬레이터 가속기와 같은 도구를 시장에 내놓고 있지만 여전히 설계의 정확성 확인 절차는 설계자에 의해 판단이 되도록 하는 틀을 벗어나지 못하고 있다.

본 연구에서는 설계자에게 가중되는 부담을 극복하고 보다 효율적인 기능 검사를 위해 동치성 검사에 정형적인 모델 체킹을 이용하는 방법을 제안하고 있다. 동치성 검사에 모델 체킹을 적용하면 다음과 같은 특징을 지닌다.

첫째, 재설계된 회로에 대한 정확성 확인을 자동으로 수행할 수 있는 방법론을 제시함으로 기존의 하드웨어 시스템 개발 절차를 간결하게 하였다.

둘째, 오토마타로 구현되는 property module에 대한 모델 체킹을 통해 정확한 속성을 검증한다.

셋째, property module, miter module을 BIST와 같은 테스트에 적용할 수 있다.

그러나 논문에서 제안된 방식으로 조합회로의 기능 검사를 수행하기 위해서는 비교적 복잡한 miter 구조를 구현해야 된다.

향후 연구로는 조합회로의 기능검사를 수행하기 위한 miter 구조를 자동으로 구현해주는 방법을 모색하겠다.

Reference

[1] Edmund M. Clarke jr., Orna Grumberg, and Doron

A. Peled, "Model Checking", The MIT Press, 1999.

[2] R. Drechsler and D. Horeth, *Gatecomp: Equivalence checking of digital circuits in an industrial environment*. In Int'l Workshop on Boolean Problems, page 195-200, 2002.

[3] A. Biere, A. Cimatti, E.M. Clarke, M. Fujita, and Y. Zhu. *Symbolic model checking using SAT procedures instead of BDDs*. In Design Automation Conf., pp.317-320, 1999.

[4] Jawahar Jain, Amit Narayan, M. Fujita, A. Sangiovanni-Vincentelli, *Formal Verification of Combinational Circuits*. In VLSI Design Conf., pp.218-225, 1997.

[5] Goldberg E., Novikov Ya. *BerkeMin: A fast and robust SAT-solver*. Design, Automation, and Test in Europe (DATE '02), pp. 142-149, March 2002.

[6] MiniSat web page. <http://www.cs.chalmers.se/Cs/Research/FormalMethods/MiniSat/Main.html>

[7] Silva j., Sakallah K. *GRASP: A Search Algorithm for Propositional Satisfiability*. IEEE Transactions of Computers, 1999, Vol. 48, pp.506-521.

[8] VIS web page. <http://vlsi.colorado.edu/~vis/>

[9] SMV web page. <http://nusmv.irst.itc.it/>

[10] Edmund Clarke, Daniel Kroening, Karen Yorav, *Behavioral Consistency of C and Verilog Programs Using Bounded Model Checking*, DAC 2003, pp.368-371.

[11] Joan Deamen, Vincent Rijmen, "The Design of Rijndael", Springer-Verlag Berlin Heidelberg 2002.

[12] icarus-verilog web page. <http://www.icarus.com/eda/verilog/index.html>