• 한국광학회지
• /
• 제1권2호
• /
• pp.162-168
• /
• 1990

내경이 2.1mm인 Pyrex 모세관을 사용하여 길이가 150mm인 도파형 이산화탄소 레이저를 제작하였으며, 공진기내에 임의의 손실을 가할 수 있는 ZnSe 손실판을 설치하여 공진기의 내부손실에 따른 출력변화를 여러 방전조건에 대해 측정하였다. 본 실험에 Rigrod 이론을 적용하여 내부손실에 따른 출력변화를 예측했으며 실험치로부터 포화출력 및 불포화 이득계수를 구할 수 있었다. 방전전류와 혼합기체의 유입률이 증가함에 따라 포화출력은 증가하며, 불포화 이득계수는 감소하는 경향을 볼 수 있었다.

• 한국정보통신학회논문지
• /
• 제10권9호
• /
• pp.1648-1653
• /
• 2006

이 연구에서는 해석학적 전류-전압 모델을 이용하여 DGMOSFET(Double Gate MOSFET)의 전송특성을 분석하였다. MOSFET의 게이트길이가 100nm이하로 작아지면 산화막두께가 1.5m이하로 작아져야만하고 채널의 도핑이 매우 증가하기 때문에 소자의 문턱전압변화, 누설전류의 증가 등 다양한 문제가 발생하게 된다 이러한 문제를 조사하기 위하여 해석학적 전류-전압 모델을 이용하여 소자의 크기를 변화시키면서 전류-전압특성을 조사하였다 소자의 크기를 변화시키면서 해석학적 전류-전압 모델의 타당성을 조사하였으며 온도 변화에 대한 특성도 비교 분석하였다. 게이트 전압이 2V에서 77K의 전류-전압 특성이 실온에서 보다 우수하다는 것을 알 수 있었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.251-252
• /
• 2009

전류에 의한 자속변화를 검출하는 로고스키코일은 자성체를 코어로 이용하는 종전의 변류기 (Current Transformer) 와는 달리 공심이거나 비자성재료를 사용하기 때문에 자기적으로 포화되지 않으므로 일반적으로 디지털 적산 전력량계의 전류센서로 활용되고 있다. 본 연구는 저온소성 다층 세라믹 기판상에 로고스키코일을 적용한 전자식 전력량계의 정밀 전류측정용 센서 개발에 관한 것이며. 3차원 전자기장 해석 프로그램인 MWS를 하여 기판의 소재와 코일의 패턴의 크기 등을 달리하여 그 특성을 알아보고 실제 구현된 센서의 측정된 값과 비교해 보았다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 하계학술대회 논문집 A
• /
• pp.515-517
• /
• 2004

현재 배전선로는 4가지 접지종별을 준용하여 피뢰기, 가공지선, 변압기, 기기류, 중성선 둥을 접지시공하고 있다. 또한 규정된 접지저항값에 따라 접지전극을 시공하고 2년에 1회 주기적으로 접지저항값을 측정하고 관리하고 있다. 현재 접지저항값의 측정에는 휴대가 간편하고 측정이 용이한 HOOK-ON 접지저항계가 주로 이용되고 있다. 그러나 HOOK-ON 접지저항계는 $\pm$5[\%]$정도의 측정오차 뿐만 아니라 측정선 전류가 1[A]를 초과하는 경우 변류용 철심이 포화되어 측정이 어렵다는 단점을 가지고 있다. 따라서 본 논문에서는 HOOK-ON 측정기법의 단점을 보완하여 다중접지 배전계통에서 부하 불평형 및 고조파 둥에 의해 발생하는 접지선 누설전류를 전류원으로 이용하는 접지전극의 접지저항을 측정하는 새로운 측정기법을 제안하였다. 또한 이를 실제 배전계통에 적용하여 전위강하법을 이용하여 측정한 접지저항값과 비교하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.84-86
• /
• 2005

본 논문에서는 역 방향 전하공핍(reverse bias depletion)을 적용한 새로운 구조의 다결정 실리콘 박막 트랜지스터(poly-Si TFT)를 제안한다. 제안된 소자는 kink 전류 억제를 목적으로 counter-doped(p+) 영역이 채널 내로 확장되어 유효채널 폭을 감소시키는 구조이다. 감소된 채널 폭에 의하여 포화 영역의 채널 내 저항이 증가하고, 훌 전류를 통하여 kink 효과가 억제된다. 제작된 새로운 poly-Si TFT는 기존의 소자에 비해 효과적으로 kink 전류를 억제할 수 있음을 실험을 통해 검증하였다.

• 전기의세계
• /
• 제25권4호
• /
• pp.12-16
• /
• 1976

Thyristor등의 반도체등의 전자장치를 사용하여 전력의 변환, 제어 및 개폐등을 행하는 기술분야를 1962년 Storm씨가 Solidstate Power Electronics라고 부르기 시작한 이래 급속한 발전을 이룩하여 왔음은 다 아는 사실이다. Storm씨는 1950년대에 전력제어를 위한 장치로써 가포화 리액터를 이용한 자기증폭기의 개발과 이론전개에 공헌한 분으로 전력용 반도체 소자의 개발의 필요성과 그 응용면의 가치를 가장 절실히 느끼고 있었다. 이는 자기증폭기가 무접점의 자기적 switch가 기계적인 switch에 비하여 응답속도가 빠른 것은 사실이나 400Hz 이상에서는 그 한계성을 가져왔기 때문에 새로운 소자 즉 전자적 전력 switch의 개발의 필요성을 당연하였던 것이다. 이상과 같은 소자들은 동작면에서 전압의 증폭을 대상으로 한것이 아니고 전류의 단속에 의한 전력변환을 목적으로 한 것이라고 볼 수 있다. 즉, 단위전하의 에너지로 표시되는 전압의 조정이 아니고 전하의 수를 조정하는 전류조정작용을 가지 소자라는 점에서 이들을 이용한 장치는 전류제어형이어야만 할 것이다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.159-160
• /
• 2014

기존 인터리브드 방식의 2상 이중 강압형 직류-직류 컨버터는 비절연 강압형 직류-직류 컨버터로 출력 전류 리플 감소, 이중 강압으로 인한 스위치 전압 스트레스 감소, 인덕터 전류 불평형 문제 해결, 그리고 스위칭 손실 감소 등의 장점으로 대용량 직류-직류 컨버터에 적합하다. 본 논문에서는 기존의 2상 이중 강압형 직류-직류 컨버터에 결합 인덕터를 적용하여 인덕터의 전류 리플을 감소시키고 이를 수치적으로 해석한다. 또한 결합 인덕터의 문제점인 각 상의 인덕터 전류 불평형으로 인한 인덕터 포화현상에 대하여 실험을 통해 확인 한다.

• 조명전기설비학회논문지
• /
• 제23권2호
• /
• pp.77-81
• /
• 2009

병렬연결된 두 코일을 가진 자속구속형 초전도 전류제한기의 사고발생시 철심의 포화를 억제하기 위한 방안으로 공극을 도입하였다. 하지만, 공극의 도입으로 인해 자화전류가 증가하게 되어 자속구속형 초전도 전류제한기의 임피던스 감소를 초래하게 된다. 본 논문에서는 공극유무에 따른 병렬연결된 두 코일을 가진 자속구속형 초전도 전류제한기의 전류제한 특성을 등가회로와 실험결과에 대한 비교분석을 통해 공극도입의 장.단점을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제42권12호
• /
• pp.103-112
• /
• 2005

본 논문에서는 압전 및 자발 분극 효과를 내포한 단채널 n-AlGaN/GaN HEMT의 전류-전압 특성을 도출하고자 AlGaN 및 GaN층 내에서 분극을 고려한 2차원 Poisson 방정식의 해법을 제안하였다. AlGaN 및 GaN층에서의 2차원적 전위 변화를 채널전류의 연속조건과 컨시스턴트하게 도출하기 위해서 GaN영역에 형성된 양자 우물을 통해 흐르는 전자에 대한 전계-의존 이동도를 고려하였다. 도출된 표현식은 동작 전압 전 영역과 장/단채널 소자에 대하여 일괄적으로 적용될 수 있을 것으로 보이며, 계산 결과로부터 2차원 전위 분포 변화 효과를 고려하기 위한 파라미터 ${\alpha}$의 도입이 타당함을 보이고 있다. 이로써, 본 모델은 기존의 모델에 비해 드레인 전압의 증가에 따른 드레인 포화전류의 증가 및 문턱 전압의 감소 현상 등을 보다 적절히 설명할 수 있음을 보이고 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.626-626
• /
• 2013

P-N 접합에 의해 절연된 게이트를 통해 전류 통로를 제어하는 접합형 전계효과 트랜지스터(Junction Field Effect Transistors; JFETs)는, 입력 임피던스가 크고, 온도에 덜 민감하며, 제조가 간편하여 집적회로(IC) 제조가 용이하고, 동작의 해석이 단순하다는 장점을 가지고 있다. 특히 JFET는 선형적인 전류의 증폭 특성을 가지고 있으며, 잡음이작기 때문에, 감도가 우수한 음향 센서의 증폭회로, 선형성이 우수한 증폭회로, 입력 계측 증폭 회로 등에 주로 사용되고 있다. 기존에 사용되는 JFET 소자는 구조와 제조 공정에 따라서, 컷 오프 전압($V_{cut-off}$)과 드레인-소스 포화 전류($I_{DSS}$)의 변화가 심하게 발생하여, 소자의 전기적 특성 제어가 어렵고, 소자의 수율이 낮다는 문제점이 있다. 본 연구에서는 TCAD 시뮬레이션을 통해 게이트 전압에 의해 채널이 형성되는 채널 층의 상하부에 각각 $Si_xGe_{1-x}$로 이루어진 상부 및 하부 확산 저지층을 삽입한 JFET 소자 형성하여, 게이트 접합부의 접합 영역 확산을 저지하고, 상기 게이트 접합부가 계면에서 날카로운 농도 구배를 갖도록 함으로써, 공정 변화에 따른 전기적 특성의 편차가 작아지는 JFET 소자 구조를 만들어 전기적 특성을 개선하였다. JFET은 채널층에 삽입된 $Si_xGe_{1-x}$ 층의 두께, Ge 함유량 및 n채널층의 두께를 변화하였을 때, off 상태의 게이트-소스 전압이 감소한 반면에 드레인-소스 포화 전류($I_{DSS}$)와 컨덕턴스(gm) 값이 증가하였다. 삽입된 $Si_xGe_{1-x}$층이 Boron이 밖으로 확산되는 현상이 감소하여 채널이 좁아지는 현상을 막아 소자의 전기적 특성을 개선함으로써 제조공정의 변화에 관계없이 컷오프 전압을 정확하고 안정되게 제어할 수 있고 이를 통해 소자의 수율을 높일 수 있을 것으로 기대된다.