• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2005년도 춘계학술발표대회
• /
• pp.481-484
• /
• 2005

본 논문에서는 부동소수점 연산을 사용하면서도 빠른 처리속도를 가지는 신경망의 파이프라인 설계를 제안한다. 부동소수점 연산은 고정소수점 연산보다 느린 처리속도와 많은 면적으로 일반적인 하드웨어 구현에서 잘 사용되지 않지만, 제안된 구조에서는 고정소수점 연산보다 더 정확한 값을 계산할 수 있는 부동소수점 연산을 사용하며 부동소수점의 느린 처리 속도를 보완할 수 있도록 파이프라인 구조를 사용한다. 파이프라인 구조의 성능을 검증하기 위해 2 가지의 서로 다른 구조의 신경망을 사용한다. 실험 환경으로는 Xilinx XC2V8000 칩과 Xilinx ISE 6.2 의 합성 도구를 사용한다. 실험 결과는 파이프라인 구조일 때의 신경망은 각각 7 클럭, 8 클럭이 소요되고, 파이프라인 구조가 아닐 때 각각의 신경망은 77 클럭, 84 클럭으로써 파이프라인 구조일 때 약 10 배의 빠른 처리를 가진다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2002년도 추계학술발표논문집 (상)
• /
• pp.527-530
• /
• 2002

본 논문에서는 하드웨어/소프트웨어 시스템의 파이프라인 실행을 지원하는 알고리즘을 제안한다. 파이프라인 실행을 지원하기 위해 시간제약과 면적제약조건을 만족하는 분한 결과를 찾는 기존의 방법은 하드웨어/소프트웨어 분할과 파이프라인 스케줄링을 독립적으로 실행하였으며 최소시간의 파이프라인 입력간격으로부터 최적의 분할 결과를 얻기 위해 점진적인 방법을 사용하기 때문에 많은 알고리즘 실행시간을 가진다. 본 논문에서는 분할 단계에서 스케줄링을 함께 고려하면서 최소 입력 간격을 갖는 파이프라인 실행을 지원하는 낮은 복잡도의 알고리즘을 제안한다. 이를 위해 최소입격간격에서의 파티션에 분포하는 노드와 종속성을 찾아서 하드웨어 구현과 프로세서에서의 분포 그래프를 생성하고, 상대적 스케줄 긴박도[8]를 구할 때는 노드 별 실행시간과 구현비용을 고려하며 분할 이후에 발생하는 통신 지연 시간을 힘 에 반영한다. 논문은 최소 입력 간격내에서 구성되는 파티션에 존재하는 노드의 파이프라인 스케줄과 시스템 제약시간을 만족하면서 구현비용을 저하시키기 위한 낮은 실행시간을 갖는 분한 알고리즘을 제안한다.

• 한국콘텐츠학회논문지
• /
• 제8권7호
• /
• pp.128-134
• /
• 2008

온라인게임 산업은 많은 성장과 발전을 이루어 왔다. 게임업체들의 고통 중의 하나로 온라인의 특성에 따라 짧아지는 게임제작 파이프라인과, 빠른 제작 스케줄에 적합하며 쉽게 게임 제작 시 응용 적용이 제작 파이프라인을 필요로 한다. 본 연구에서 기존 제작과정 및 파이프라인 관련 연구를 수집하고 현직전문가를 통해 기존 현장 제작 파이프라인을 수집, 종합 분석하여 게임제작요소 및 제작 파이프라인을 도출해보고자 한다. 연구 진행과정은 개요와 온라인게임 아케이드 게임 모바일게임의 파이프라인을 수집분석하고 이에 따른 최적화된 파이프라인을 도출 후 결론을 도출하는 순으로 진행하였다.

• 한국산업융합학회 논문집
• /
• 제3권4호
• /
• pp.299-306
• /
• 2000

이 논문은 파이프라인 함성을 위한 상위수준 데이터 경로 하성과 콘트롤 합성의 통합에 관한 연구이다. 현재 대부분의 상위수준 합성 방법은 콘트롤 영역의 영향을 무시하는데 보다 나은 설계를 위하여 데이터 경로디자인 영역과 콘트롤 디자인 영역을 통합하여 탐색하는 파이프라인 상위수준함성 도구를 구현했다. 이 도구는 비용 제한 하에서 최고 성능의 파이프라인을 합성하는 비용재한합성과 성능 제한 하에서 최서 비용의 파이프라인을 합성하는 성능 제한합성의 두 가지 방식을 제공한다.

• 대한전자공학회논문지SD
• /
• 제39권9호
• /
• pp.55-61
• /
• 2002

캐리 선택 가산기에 파이프라인을 적용하면 적은 수의 파이프라인 스테이지를 가지면서 많은 수의 파이프라인 스테이지를 갖는 가산기처럼 높은 주파수 상에서 구동한다. 이 논문에서는 캐리 선택 가산기 구조를 적용한 4 블록 5스테이지 파이프라인 32비트 가산기를 제안하였다. 이 제안된 가산기는 기존의 16스테이지 파이프라인 32비트 가산기와 같이 높은 주파수에서 동작한다. 그럼에도 불구하고 이 제안된 가산기는 기존 16 스테이지 파이프라인 가산기 보다 3배 적은 트랜지스터로 구현 가능하다. 이 가산기는 0.25um CMOS 공정으로 구현할 때 2.5V전압에서 1.67GHz으로 동작한다.

• 해양환경안전학회지
• /
• 제25권6호
• /
• pp.772-779
• /
• 2019

해저 파이프라인은 자원개발을 포함한 에너지산업 및 철강산업과 연계한 고부가가치 산업으로서 상당한 관심을 받아왔다. 해저 파이프라인의 설계와 설치 프로젝트 수행을 위해서는 다양한 핵심요소기술들이 필요하다. 특히, 해저 파이프라인의 안전한 운영을 위해서는 예비커미셔닝을 통한 철저한 사전검증과정이 필수 불가결한 부분이다. 해저 파이프라인 예비커미셔닝 과정 중 하이드로테스팅 공정은 파이프라인 주위 온도변화에 크게 영향을 받는 것으로 알려져 있으나 이에 관한 이론적, 수치해석적 접근방법을 활용한 연구는 미미한 편이다. 본 연구에서는 해저 파이프라인의 예비커미셔닝 과정 중 하이드로테스팅 공정에 대해 과도열전달 해석법을 활용하여 내부 온도변화량 산정 및 이를 활용한 파이프라인 내부 압력변동량 예측법을 제시하였고 예측된 결과를 현장 실계측 데이터와 비교·검토하여 그 유효성을 입증하였다. 제안된 해석절차는 해저 파이프라인 설치 프로젝트 수행 사전단계에서부터 파이프라인 열전달 시뮬레이션을 통해 압력변동량 예측을 가능하게 함으로써 해저 파이프라인 설치 프로젝트의 생산성 향상에 크게 기여할 것으로 사료된다.

• 한국컴퓨터그래픽스학회논문지
• /
• 제11권2호
• /
• pp.56-63
• /
• 2005

모바일 환경에서 고급 그래픽스 기술을 적용하고자 하는 시도로 최근 3D 그래픽 엔진을 탑재한 단말기가 출시되고 있다. 이 단말기는 OpenGL ES 1.x 을 기준으로 고정된 파이프라인을 통해 그래픽 연산을 처리하고 있으므로 사용자가 다양한 그래픽 표현을 수행하는데 제약이 따른다. 최근 PC 환경의 그래픽 엔진에서는 고정 기능의 파이프라인이 아닌 프로그래밍 가능한 파이프라인을 제공하여 기존 고정 파이프라인에서 불가능했던 유연한 그래픽스 기술을 제공하고 있다. PC환경의 프로그래밍 가능한 파이프라인은 DirectX 와 OpenGL ARB Extension 그래픽 라이브러리에 의해 제공되고 있지만, 모바일 환경에서는 이를 지원하기 위한 관련 제품이 아직 출시되지 않고 있는 상태이다. 본 논문에서는 OpenGL ARB Extension 1.0 을 근거로 정점 프로세싱 과정을 프로그래밍 가능한 파이프라인 구조로 동작하도록 하는 모바일용 정점 프로그램 가상머신을 제시한다.

• ETRI Journal
• /
• 제10권3호
• /
• pp.24-35
• /
• 1988

본 논문은 한국전자통신연구소에서 개발하고 있는 RISC 형태의 32비트 프로세서인 HARP(High-performance Architecture for Risc-type Processor)의 파이프라인 설계와 익셉션 처리 방법에 관한 것이다. HARP의 파이프라인은 명렁어 페치의 병목현상을 해결하기 위하여 중첩된 메모리 액세스 방법을 사용하며 이는 5단계로 구성된다. 그리고 명령어 동시 수행으로 인해 발생하는 자원 충돌을 해결하기 위하여 bypassing logic, instruction fetch unit 및 code-reorganizer를 사용한다. 명령어 수행시 파이프라인 상에서 발생하는 익셉션에 대해서는 익셉션 처리의 복잡성을 피하기 위하여 instruction restart 방법을 사용한다.

• 융합보안논문지
• /
• 제16권7호
• /
• pp.113-120
• /
• 2016

본 논문은 SHA-1 암호 알고리즘의 최대 임계 지연과 유사한 연산 지연을 갖는 새로운 고속 SHA-1 파이프라인 구조를 제안한다. 기존 SHA-1 파이프라인 구조들은 하나의 단계연산 혹은 언폴딩된 단계연산에 기반한 파이프라인 구조를 갖는다. 파이프라인 실행에 따른 병렬 처리로 성능은 크게 향상되나, 라운드의 모든 단계연산을 언폴딩하였을 때와 비교하여 최대 임계 지연의 크기가 증가한다. 제안한 파이프라인 스테이지 회로는 라운드의 최대 임계 지연을 반복 연산 수로 나눈 만큼의 지연 시간을 갖도록 구성함으로써, 불필요한 레이턴시 증가를 방지하였다. 실험 결과, 회로크기에 따른 동작속도 비율에서 제안된 SHA-1 파이프라인 구조는 0.99 및 1.62로 기존 구조에 비해 우월함을 증명하였다. 제안된 파이프라인 구조는 반복 연산을 갖는 다양한 암호 및 신호 처리 회로에 적용 가능할 것으로 기대된다.

• 대한기계학회논문집 C: 기술과 교육
• /
• 제3권1호
• /
• pp.45-53
• /
• 2015

해양플랜트에서 생산된 석유 또는 가스를 파이프라인을 통해 운반하는 경우, 가스 하이드레이트나 왁스와 같은 고형물이 쉽게 발생하고 이를 방지하기 위한 유동 안정성을 확보하는 것이 매우 중요하다. 해양플랜트 파이프라인에서 생성된 가스 하이드레이트 또는 왁스를 제거 또는 방지하기 위해 최근 파이프라인 외벽에 히터를 감아 전기적으로 가열하는 방법이 채택되고 있다. 본 연구에서는 파이프라인을 가열하는 기존의 외부 가열형 방식에 비해, 새로운 형식의 내부 스월형 히터를 고안, 설계 및 제작하여 파이프라인 내에 설치하여 유동 안정성을 실험적으로 평가하였다. 고안된 내부 스월형 히터와 기존의 외부 가열형 히터의 파이프라인 출구 단면에서의 온도 분포와 열적 혼합 등의 열 및 유동 성능 평가 결과, 내부 스월형 히터가 외부 가열형 히터에 비해 열적 성능이 보다 우수한 것으로 확인되었다.