• 제목/요약/키워드: 파워 소모

검색결과 99건 처리시간 0.022초

가정용 연료전지 시스템의 경제성평가 (An Economic Feasibility of Household Fuelcell System)

  • 류승현;김수덕
    • 한국신재생에너지학회:학술대회논문집
    • /
    • 한국신재생에너지학회 2010년도 추계학술대회 초록집
    • /
    • pp.138.1-138.1
    • /
    • 2010
  • 정부는 그린홈 100만호 보급 사업에서 연료전지의 보급 목표를 2010년 200대 2011년 300대, 2012년 500대로 결정하였고 이에 따라 2012년까지 누적 보급대수가 1000대에 달할 전망이다. 본 연구에서는 현재 상업화 되어있는 국내업체의 1kW급 가정용 연료전지 시스템을 2009년에 도입되는 것으로 가정하여 경제성평가를 수행하였다. 분석의 편의상 2009년 서울 지역 난방면적 $100m^2$을 기준으로 전제하였고, 대표가정의 전기와 열수요는 CES 소형 열병합 사업 타당성 분석 프로그램(GS파워, 2006)을 활용하여 구했다. 비용의 경우 기존 보일러의 설비가격은 60만원이며 연료전지시스템의 설비가격은 1200만원이다. 다만 연료전지의 고가 소모품인 스택은 2007년 발간된 한국에너지 기술연구원의 신재생에너지 경제성평가 보고서를 인용하여 스택의 수명은 5년, 교체비용은 1000만 원이나 5년마다 30%의 비용 하락을 전제하였다. 또한, 연료전지시스템의 수명을 20년으로 가정하였으며 할인율은 5.5%를 가정하였다. 한편, 가정용 연료전지의 최적 운전방안을 찾기 위해서 기존 설비를 이용한 비용과 전기추종운전, 열추종운전의 시뮬레이션을 수행한 뒤 세가지 결과를 시간대별로 비교함으로써 최적의 시간대별 운전방식을 선택하는 복합추종운전의 비용을 분석하였다. 시뮬레이션결과, 기존 설비 이용 시 에너지 비용은 1,934,864원으로 분석된 반면 연료전지를 이용한 전기추종은 1,123,691원, 열추종은 1,180,425원, 복합추종은 1,121,174원으로 계산되었다. 한편 편익면에서는 복합추종운전시 813,690원의 편익이 발생하는 것으로 분석되었으며 B/C ratio의 결과는 0.405로 현재로서는 연료전지 시스템이 경제성이 없는 것으로 분석되었다. 따라서 정부는 연료전지의 보급목표와 민간 주도의 자생적인 시장형성을 촉진하기 위해서 단순 설치 보조금 이외에 연료전지시스템과 스택의 비용을 획기적으로 저감 시킬 수 있는 기술개발을 촉진하는 정책 병행이 필요해 보인다.

  • PDF

멀티쓰레드 워크로드를 위한 DVFS 기반 메모리 경합 인지 스케줄링 기법 (DVFS based Memory-Contention Aware Scheduling Method for Multi-threaded Workloads)

  • 남윤성;강민규;염헌영;엄현상
    • 정보과학회 컴퓨팅의 실제 논문지
    • /
    • 제24권1호
    • /
    • pp.10-16
    • /
    • 2018
  • 비용절감을 위해 제한된 서버 워크로드를 통합하는 것은 데이터센터의 효율성에 중요하다. 하지만 더 많은 워크로드가 하나의 서버에 통합되면서, 워크로드들의 성능이 제한된 공유 자원에 대한 경합으로 인해 감소될 수 있다. 이러한 성능감소를 줄이기 위해서 공유자원에 대한 경합을 줄이는 스케줄이 필요하다. 본 논문에서는 이러한 공유자원, 특히 메모리 서브시스템에 대해서 경합을 줄일 수 있는 DVFS(Dynamic Voltage Frequency Scaling) 기반의 메모리 인지 쓰레드 스케줄링 방법을 제안한다. 제안한 알고리즘은 메모리 자원에 대한 경합을 줄이기 위해서, 메모리 자원에 대한 접근을 제한하는 방식으로 두 가지 방법을 사용한다. 메모리 인텐시브 쓰레드를 제한된 코어에서 수행하고, 메모리 인텐시브 쓰레드가 수행되는 코어의 주파수를 낮추어 경합을 완화한다. 제안한 알고리즘을 적용하여 쓰레드 스케줄링 시, 리눅스의 CFS(Completely Fair Scheduler) 대비 최대 43%의 성능향상을 이루고 파워소모를 38% 줄일 수 있었다.

저전력 OTP Memory IP 설계 및 측정 (Design of low-power OTP memory IP and its measurement)

  • 김정호;장지혜;김려연;하판봉;김영희
    • 한국정보통신학회논문지
    • /
    • 제14권11호
    • /
    • pp.2541-2547
    • /
    • 2010
  • 본 논문에서는 대기 상태에서 저전력 eFuse OTP 메모리 IP틀 구현하기 위해 속도가 문제가 되지 않는 반복되는 블록 회로에서 1.2V 로직 트랜지스터 대신 누설 (off-leakage) 전류가작은 3.3V의 MV (Medium Voltage) 트랜지스터로 대체하는 설계기술을 제안하였다. 그리고 읽기 모드에서 RWL (Read Word-Line)과 BL의 기생하는 커패시턴스를 줄여 동작전류 소모를 줄이는 듀얼 포트 (Dual-Port) eFuse 셀을 사용하였다. 프로그램 전압에 대한 eFuse에 인가되는 프로그램 파워를 모의실험하기 위한 등가회로를 제안하였다. 하이닉스 90나노 CMOS 이미지 센서 공정을 이용하여 설계된 512비트 eFuse OTP 메모리 IP의 레이아웃 크기는 $342{\mu}m{\times}236{\mu}m$이며, 5V의 프로그램 전압에서 42개의 샘플을 측정한 결과 프로그램 수율은 97.6%로 양호한 특성을 얻었다. 그리고 최소 동작 전원 전압은 0.9V로 양호하게 측정되었다.

새로운 방법의 채널 시간 공유 Subraning ADC 8bit 80MS/s 0.18um CMOS (A Novel Method for Time-Interleaved Subranging ADC 8bit 80MS/s in 0.18um CMOS)

  • 박기철;김강직;조성익
    • 전자공학회논문지SC
    • /
    • 제46권1호
    • /
    • pp.76-81
    • /
    • 2009
  • 본 논문에서는 새로운 방법의 채널 시간 공유 Subranging ADC를 제안한다. 기존 Subranging ADC의 경우, 상위 비교기 블록과 하위 비교기 블록이 각각 존재 하여 면적과 파워소비가 단점을 지니고 있다. 제안하는 Subrangin ADC는 기존 Subranging ADC와 비슷하나 가장 큰 특징은 하위 ADC의 비교기가 존재하지 않는다. 하위 ADC의 비교기가 존재하지 않는 대신에 Control Switch(CS)를 사용하여 상위 ADC의 비교기를 시간차이를 두고 공유하는 형식을 보여주고 있다. 제안하는 ADC는 하위단의 비교기 블록을 제거하고 상위단의 비교기 블록과 공유하므로 기존 Subranging ADC보다 컴페레이터 숫자를 반으로 줄이며 따라서 칩 전체 면적을 40% 가량 줄인다. 동작 특성을 확인하기 위하여 $0.18{\mu}m$ 1P6M Technology 이용하여 제안된 방법으로 8bit ADC를 설계하였다. 시뮬레이션 결과, 전원전압 1.8V에서 8bit 80MS/s 특성 그리고 10mW의 낮은 전력 소모의 특성을 나타내었다.

Common Subexpression Elimination 회로의 부호 확장 제거 (Sign-Extension Reduction Method in Common Subexpression Elimination Circuit)

  • 김용은;정진균;이문호
    • 대한전자공학회논문지SD
    • /
    • 제45권9호
    • /
    • pp.65-70
    • /
    • 2008
  • FIR 필터에서 곱셈기는 대부분의 면적을 차지한다. FIR 필터의 설계시 개별적인 곱셈기 대신 Common Subexpression Elimination(CSE) 알고리즘을 이용하여 덧셈만으로 곱셈기를 구현할 수 있다. CSE방식은 곱셈을 이용하지 않기 때문에 보다 작은 면적으로 필터를 구현할 수 있으나 덧셈에서 발생하는 캐리의 긴 전파 시간으로 인하여 필터 연산시간이 길어지는 단점이 있다. 특히 더해지는 항의 쉬프트가 클수록 부호 확장이 많아지며 부호확장에 의해 덧셈의 면적이 커지고 계산 시간이 길어진다. 본 논문에서는 CSE 알고리즘에서 부호 확장 부분을 제거하는 방법을 제안하며 제안한 알고리즘을 이용하여 주어진 예제를 삼성 0.35u 공정으로 설계하였을 때 기존 설계 방법 보다 면적, 속도, 파워소모에서 각각 17%, 31%, 12% 의 이득이 있음을 보인다.

고속 통신 시스템을 위한 40GHz CMOS 전압 제어 발진기의 설계 (A Design of 40GHz CMOS VCO (Voltage Controlled Oscillator) for High Speed Communication System)

  • 이종석;문용
    • 전자공학회논문지
    • /
    • 제51권3호
    • /
    • pp.55-60
    • /
    • 2014
  • 고속 통신을 위해서 0.11um CMOS 공정을 사용하여 40GHz 전압 제어 발진기 (VCO : Voltage Controlled Oscillatior)를 제작했다. 밀리미터 웨이브 대역에서 동작하는 VCO는 높은 성능을 얻기 위하여 스마트 바이어스 테크닉을 사용하였고 스파이럴 형태의 인덕터와 출력버퍼를 추가하여 LC형 구조로 설계했다. 제안하는 VCO의 동작범위는 34~40GHz이며, 이 주파수 대역은 밀리미터 웨이브 통신 시스템에 적합하다. VCO의 측정결과 -16dBm의 출력파워와 16%의 동작범위, 38GHz 중심주파수에서 -100.33dBc/Hz(@1MHz)의 위상잡음을 갖는다. 또한 1.2V 전원에서 PAD를 포함한 전체 소모전력은 16.8mW이다. VCO의 성능을 비교할 수 있는 FOMT의 값은 -183.3dBc/Hz로 이전의 VCO에 비해 우수한 성능을 확인했다.

고성능 시스템을 위한 클록 분배 방식 및 Coplanar 및 Microstrip 전송라인의 구조적 분석 (A Novel Clock Distribution Scheme for High Performance System and A Structural Analysis of Coplanar and Microstrip Transmission Line)

  • 박정근;문규;위재경
    • 대한전자공학회논문지SD
    • /
    • 제41권4호
    • /
    • pp.1-8
    • /
    • 2004
  • 고속 저전력 디지털 시스템을 위해 클록 스큐를 최소화하고 동적 파워 소모를 줄이는 새로운 클록 분배 방법을 제안하였다. 제안된 방법은 접힌 라인구조(FCL)과 위상 섞임 회로(phase blending circuit)을 이용하여 Zero-skew 특성을 갖는다. FCL에 적합한 라인 구조를 분석하기 위해, 마이크로 스트립과 코플라너 라인을 FCL형 클록 라인으로 분배되었다. 시뮬레이션 결과는 l0㎜ 떨어져 있는 두 리시버 사이의 최대 클록 스큐가 1㎓에서 10psec보다 적고 20㎜ 떨어져 있는 두 리시버 사이의 최대 클록 스큐는 1㎓에서 60 psec보다 작음을 보였다. 또한, 공정, 전압, 온도 변화에 무관하게 클록 신호들의 스큐가 변하지 않음을 알 수 있었다.

Game Balancing에서 Fuzzy를 이용한 캐릭터 액션 선택 (Fuzzy Based Selection Technique for Character Action in Came Balancing)

  • 현혜정;김태식
    • 한국컴퓨터정보학회논문지
    • /
    • 제13권1호
    • /
    • pp.81-88
    • /
    • 2008
  • 게임 밸런싱에서 캐릭터가 가지고 있는 다양한 액션 중 어떤 것을 선택해야하며 또 얼마만큼 조절해 해 주어야 하는지 정확하게 계산하는 것은 매우 어려운 일이다. 퍼지 기법은 수학적으로 정확하게 처리할 수 없는 특수한 환경이나 혹은 정확한 수치 처리에 따라 발생될 수 있는 시간적인 소모 문제를 완화할 때 매우 적절하게 이용될 수 있다. 게임에서 캐릭터가 가지는 수많은 액션과 상대방과의 연관관계, 이전까지의 대전 경험 등을 현재 상황에서 최적의 액션을 선택하기 위해서 일일이 반영하기가 쉽지 않기 때문에 이러한 경우 퍼지를 이용할 수 있을 것이다. 밸런싱이 필요한 시점이 되면 그때까지의 플레이한 자료가 퍼지함수로 처리되어 어떤 액션에 얼마만큼 조절을 해 줘야 하는지 계산되어져 캐릭터의 능력을 조절하도록 한다. 이 방법의 효율성을 검증하기 위해 액션 전체에 일정하게 능력을 조절한 경우, 랜덤하게 하나의 액션만 선택하여 조절한 경우, 가장 강력한 파워를 가진 액션을 선택한 경우, 가장 약한 액션을 선택한 경우 그리고 퍼지개념을 적용한 경우 등 5가지 경우를 실험을 통해 밝혀 퍼지를 이용한 방법기 우수성을 밝히고자 한다.

  • PDF

의료영상을 이용한 인체장기의 분할 및 시각화 (Segmentation and Visualization of Human Anatomy using Medical Imagery)

  • 이준구;김양모;김도연
    • 한국전자통신학회논문지
    • /
    • 제8권1호
    • /
    • pp.191-197
    • /
    • 2013
  • 방사선과 의사들은 CT 및 MRI 스캐너로부터 얻어진 인체의 단면 영상을 연속적으로 보고 실제 3차원적으로 인체가 어떻게 구성되어 있는지를 상상하여 병변을 구별하는데, 의학영상을 이용한 인체 장기의 3차원 시각화는 2차원 형태의 인체 단면 영상들을 복잡한 알고리즘이나 고성능의 컴퓨팅 파워를 사용하여 실제 인체와 같이 3차원으로 재구성하여 보여준다. 단면 영상의 추적, 관심영역의 표시 및 추출등과 같은 2차원 영상분석은 시간이 많이 소모되고, 주관적일 수가 있으며, 수작업인 관계로 빈번한 에러가 발생하는 단점을 가지는데, 이와 같은 2차원 의료 영상 분석의 단점을 보완하기 위해 의학영상처리 기술과 접목한 3차원 의료 영상의 시각화는 필수적이라 할 수 있다. 명암값 임계치 방법, 영역확장(region growing) 방법, 윤곽선(contour) 추출 방법 및 변형모델(deformable model) 방법을 사용하여 인체의 각 장기를 분리하였으며, 텍스쳐분석(texture analysis)을 통하여 고안된 특징자를 이용하여 암 부분을 인식하는데 사용하였고, 원근투영(perspective projection) 및 볼륨 데이터의 표면을 렌더링하기 위해 마칭큐브(marching cube) 알고리즘을 사용하였다. 인체 및 분리된 장기에 대한 3차원 시각화는 방사선치료계획(radiation treatment planning), 외과 수술계획, 모의수술, 중재적(interventional)시술 및 영상유도수술(image guided surgery)에 효과적으로 사용될 수 있다.

도플러 레이더를 위한 X-Band SOM 설계 (Design of X-Band SOM for Doppler Radar)

  • 정선화;황희용
    • 한국전자파학회논문지
    • /
    • 제24권12호
    • /
    • pp.1167-1172
    • /
    • 2013
  • 본 논문에서는 하나의 트랜지스터로 발진과 주파수 혼합이 동시에 이루어지는 self-oscillating-mixer(SOM) 방식을 적용하여 높은 변환 이득을 갖는 X-band 도플러 레이더를 설계하였다. SOM의 위상 잡음 특성을 향상시키기 위하여 ${\lambda}/2$ slotted square patch resonator(SSPR) 공진기를 제안하였으며, 동일 주파수에서 기존 공진기에 비해 50 %의 면적 감소와 175.4의 높은 Q값을 이루었다. 제작된 SOM은 저 전력 시스템을 구현하기 위해 1.7 V의 낮은 바이어스 전압을 인가해 주었으며, 높은 변환 이득을 위하여 트랜지스터의 pinch-off voltage 근처를 동작점으로 설정하였고, 변환 이득이 최대가 되도록 최적화 하였다. 제안된 SOM의 출력 파워는 10.65 GHz에서 -3.16 dBm으로 측정되었으며, DC Power consumption은 7.65 mW로 상대적으로 작은 전력을 소모한다. 또한, 9.48 dB의 높은 변환 이득 특성과 100 kHz offset에서 -90.91 dBc/Hz의 위상 잡음 특성을 나타내며, 이때 성능지수(FOM)는 -181.8 dBc/Hz 으로 다른 SOM에 비해 7 dB 이상 개선되었다.