• 전자통신동향분석
• /
• 제24권3호
• /
• pp.24-31
• /
• 2009

IMT-Advanced 무선전송 시스템 단말모뎀 플랫폼은 다중 반송파 변조 기술, 채널 부호화 기술, 셀 탐색/동기 기술 등 핵심이 되는 요소 기술인 고속 무선 전송 기술을 구현할 수 있는 하드웨어 구조, 기능 및 인터페이스를 설계 제작하였다. 상기 단말모뎀 플랫폼에서는 기저대역 모뎀 물리계층 기능인 변조, 복조, 부호, 복호, 동기를 위한 각각의 FPGA가 실장되는 Daughter Board 형태로 구성되어 L1 기저대역 모뎀 장치에 실장된다. 그리고 PHY 계층(L1)부터 MAE 계층(L2), RRC 계층(L3)까지의 하드웨어 및 소프트웨어 수행을 지원한다. 4G용 단말모뎀을 개발하기 위하여 상용화 이전에 LTE-Advanced 테스트 베드용 단말모뎀 플랫폼을 개발하여 20 MHz 대역폭을 적용 3 km/h의 저속 이동속도에서는 최대 110 Mbps를 수신하고, 최대 55 Mbps를 송신한다. 그리고 120 km/h의 고속 이동속도에서는 최대 55 Mbps를 수신하고, 최대 28 Mbps를 송신한다. 상기 성능을 만족하는 단말모뎀 플랫폼이 개발되면 IMT-Advanced 단말모뎀 플랫폼 기술을 확보하게 된다. 따라서 이동통신 분야에서 기술적인 우위와 시장 선점을 위하여 요소기술 IPR을 확보하고, IMT-Advanced의 표준화 과정에서 이를 국제 표준으로 반영하여 로열티 창출 효과 및 기술 경쟁력을 확보하게 될 것이다. 아울러, LTE 사용자들은 대용량의 고속, 멀티미디어 송 수신을 가능하게 하는 기술로 2010년 이후 가상 현실 서비스, 3D 게임, 센싱 등 사물과 사물이 통신하는 유비쿼터스 서비스로 발전할 것으로 전망한다.

• 한국정보통신학회논문지
• /
• 제11권10호
• /
• pp.1858-1865
• /
• 2007

본 논문에서는 위성통신용 IP 모뎀부를 설계 및 구현하였다. 위성 IP모뎀을 위성 의 전송 대역폭, 통신 효율성 등을 고려하여 0.2%의 오버헤드, $E_b/N_o=6dB$에서 $BER=10^{-5}$, 8KHz의 주파수 보정, 1536Kbps 데이터율, 140MHz의 IF 주파수를 갖도록 설계하였다. 설계된 시스템은 시뮬레이션을 통하여 검증하고 MPC86x 통신 프로세서, TMS320C6416 DSP, FPGA 등으로 모듈구조로 구현하여 개발시간의 단축과 성능개선이 용이한 장점을 갖고있다. IP 연동 및 다중 처리를 위한 임베디드 OS로 리눅스를 이용하여 모뎀의 각 하드웨어 에 대한 디바이스 드라이버를 설계하였다. 개발된 하드웨어는 위성 채널 시뮬레이터로 시험하여 검증하였다. 제안된 IP 모뎀은 휴대형으로 설계 되어 어느 곳에서든지 Internet 통신환경을 제공할 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 춘계종합학술대회
• /
• pp.133-136
• /
• 2005

전력선 통신(Power Line Communication)은 홈오토메이션, 원격 검침(AMR) 분야에서 많이 사용되어진다. 전력선(Power line) 통신의 사용은 많은 유용성이 있음에도 불구하고 전력선 채널에 대한 정확한 채널 모델링과 전력선 통신용 모뎀에 관해서는 많은 문제성을 나타내고 있다. 본 논문에서는 고속 전력선 통신을 위한 전송선로의 주파수에 대한 잡음과 임피던스 특성 및 전력선 채널에 OFDM 신호를 QPSK 변조기법으로 전송하였을 때의 시뮬레이션 결과와 설계된 FPGA 보드를 비교분석 하였다. 채널 모델은 잡음과 감쇠 특성만을 고려하여 모델링 하였으며, 전력선 채널 상에서의 OFDM기법을 적용한 모뎀의 성능을 분석하였다.

• 대한전자공학회논문지TC
• /
• 제43권1호
• /
• pp.121-126
• /
• 2006

본 논문은 9.6kbps 무선 통신용 DSSS CDU방식의 모뎀을 설계 및 제작하였다 개발된 모뎀은 마이크로프로세서에서 신호를 주고받을 수 있도록 범용 인터페이스를 제공한다. 인터페이스는 8비트 데이터버스와 칩 Enable, R/W, 및 인터럽트 핀으로 구성하였다. 송신은 먼저 외부로 8비트 병렬 데이터를 받아 시리얼 데이터로 변환하고 모뎀 내부에서 8 비트 PN-code를 생성하여 Direct Sequence 방식으로 데이터를 76.Bkcps로 확산하여 전송한다 그리고 송수신기의 동기를 위해 8비트 훈련시퀀스를 데이터 프레임 헤드에 첨부하였다. 수신기의 경우 수신된 76.8kcps의 확산된 데이터에서 먼저 PN코드 동기를 찾아낸 후 훈련시퀀스를 이용하여 데이터 동기를 얻어낸다. 이를 위해 Early and Late방식을 이용하였다. 본 논문의 모뎀은 Xilinx FPGA 보드로 구현 및 검증된 후 Hynix $0.25{\mu}m$ CMOS 공정을 이용하여 ASIC 칩으로 제작되었으며, DSSS를 이용한 다중사용자 방식을 사용하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 제36회 하계학술대회 논문집 D
• /
• pp.2989-2991
• /
• 2005

전력선 통신(Power Lire Communication)은 홈오토메이션, 원격 검침(AMR) 분야에서 많이 사용되어진다. 전력선 통신은 많은 유용성에도 불구하고 전력선 채널에 대한 정확한 채널 모델링과 전력선 모뎀에 관해서는 많은 문제점을 나타내고 있다. 본 논문에서는 고속 전력선 통신을 위한 전송선로의 주파수에 대한 잡음과 임피던스 특성 및 전력선 채널에 OFDM 신호를 QPSK 변조기법으로 전송하였을 때의 시뮬레이션 결과와 설계된 FPGA 보드를 비교 분석 하였다. 채널 모델은 잡음과 감쇠 특성만을 고려하여 모델링 하였으며, 전력선 채널 상에서의 OFDM 기법을 적용한 모뎀의 성능을 분석하였다.

• 한국항행학회논문지
• /
• 제18권6호
• /
• pp.541-545
• /
• 2014

ITU-R M.1842-1은 해상 이동 서비스를 위한 RR Appendix18 채널에서 VHF 대역의 디지털 통신의 가이드라인을 제공하는 국제 권고안이다. 본 논문에서는 ITU-R M.1842-1 Annex1에서 제시하는 28.8 kbps 급 ${\pi}$/4-DQPSK 디지털 기저대역 모뎀을 시뮬레이션하고, FPGA로 설계 및 구현한다. 권고안에 패킷구조가 아직 정의되지 않은 상태이므로 패킷검출 및 동기화를 위해 Cazac 시퀀스를 프리앰블로 사용한다. 기저대역 변복조 모뎀은 VHDL로 설계되어 자이링스사의 Atrix7 FPGA 칩이 장착된 NEXYS4 개발 플랫폼에 구현된다. 무선 통신 테스트를 수행하기 위해 ADC/DAC 보드를 제작하고, RF 모듈로서 EV9730을 장착하여 통합 프로토타입을 구현하고 실험한다. 권고안에 정의된 바와 같이 송수신신호는 25 kHz 대역폭을 유지하고, 송수신 플랫폼간 통신이 정상적으로 이루어짐을 실험을 통해 확인한다.

• 한국정보통신학회논문지
• /
• 제10권10호
• /
• pp.1804-1809
• /
• 2006

본 고에서는 디지털 회로의 저 전력소모의 설계와 구현에 관련된 디지털 전대역 회로 설계를 통해서 전반적인 전력 소모의 방법론과 이의 특성을 고찰하고자 한다. 디지털 집적회로의 설계는 광대하고 복잡한 영역이기에 우리는 이를 저전력 소모의 전반적인 회로 설계에 한정할 필요가 있다. 여기에는 로직회로의 합성과, 디지털 전대역 회로설계에 포함되어 있는 입력 clock 버퍼, 레치, 전압 Regulator, 그리고 케페시턴스와 전압기가 0.12 마이크론의 기술로 0.9V의 전압과 함께 쓰여져서 동적 그리고 정적 에너지 소모와 압력, 가속, Junction temperature 등을 모니터 할 수 있게 되어 있다.

• 한국통신학회논문지
• /
• 제33권4A호
• /
• pp.387-393
• /
• 2008

본 논문에서는 TDD HSDPA(Time Division Duplex High Speed Downlink Packet Access)와 WiBro(Wireless Broadband Portable Internet) 와 같은 이동통신 규격을 지원하는 SDR(Software Defined Radio) 단말 모뎀 플랫폼을 제안한다. 제안하는 SDR 플랫폼은 DSP, FPGA, 마이크로프로세서 등 프로그래밍 가능한 소자들을 채용하여 HSDPA와 WiBro와 같은 기능을 담당하는 프로그램 등이 하드웨어 플랫폼 상에 다운로드 가능하도록 하였다. 제안하는 플랫폼은 이동통신네트워크의 멀티모드 단말시스템을 위한 물리계층 규격의 기능검증 등에 사용될 수 있다. 본 논문은 먼저 HSDPA와 WiBro 시스템의 물리계층 수신구조를 설명하고, 제안하는 SDR 플랫폼의 하드웨어 구현 방법과 각 모드에 요구되는 기능과 구현한 하드웨어 플랫폼 상에서의 최적화된 신호 흐름의 설계방법을 제시한다. 마지막으로 테스트신호를 이용한 루프백(loopback) 테스트를 통하여 제안한 SDR 플랫폼 상에 동작하는 각 모드 별 링크 성능을 보여준다. 제시된 실험 성능은 컴퓨터 시뮬레이션 성능과 비교하였다.

• 대한전자공학회논문지SD
• /
• 제46권12호
• /
• pp.30-35
• /
• 2009

본 논문에서는 3GPP (third generation partnership project) 릴리즈 7 고속 패킷 접속 에볼루션 규격에 포함된 기능 중 기지국 수용 능력 향상, 지연 시간 단축, 그리고 단말소비 전력 감소를 목적으로 새롭게 추가된 연속적인 패킷 연결 프로토콜의 유연한 설계 구조에 대한 것이다. 상기 프로토콜이 3GPP 고속 패킷 접속 규격 기준으로 새롭게 추가된 기능임에 착안하여, 기존 설계 및 검증된 고속 패킷 접속 플랫폼에서 최소한의 하드웨어 변경 및 추가만으로 상기 프로토콜이 구현되도록 고려하였다. 상기 제안된 연속적인 패킷 연결 프로토콜은 비연속적인 송/수신 모드 관련 신호 생성부와 기존 고속 패킷 접속 플랫폼과의 연동을 위한 인터페이스부로 구분된다. 마지막으로 제안된 연속적인 패킷 연결 프로토콜은 셀룰러 이동통신 분야에 적합하도록 규정화된 검증 단계에 따라 기존 고속 패킷 접속 FPGA 단말 모뎀 플랫폼 상에서 다양한 시나리오에 따라 검증되었다.