• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.279-279
• /
• 2011

나노 입자를 이용한 비휘발성 메모리 소자의 전기적 특성 향상을 위하여 일함수가 Si 보다 큰 금속, 금속산화물, 금속 실리사이드 나노입자를 이용한 다양한 형태의 메모리 구조가 제안되어져 왔다.[1] 특히 이와 같은 나노 부유 게이트 구조에서 터널 절연막의 구조를 소자의 동작 속도를 결정하는데 이는 터널링 되어 주입되는 전자의 확률에 의존하기 때문이다. 양자 우물에 국한된 전하가 누설되지 않으면서 주입되는 전자의 터널링 확률을 증가시키기 위하여, dielectric constant 와 barrier height를 고려한 다양한 구조의 터널 절연막의 형태가 제안 되었다.[2-3] 특히 낮은 전계에서도 높은 터널링 확률은 메모리 소자의 동작 속도를 향상시킬 수 있다. 본 연구에서는 n형 Si 기판위에 Si3N4 및 HfAlO를 각각 1.5 nm 및 3 nm 로 atomic layer deposition 방법으로 증착하였으며 3~5 nm 지름을 가지는 $TiSi_2$ 및 $WSi_2$ 나노 입자를 형성한 후 컨트롤 절연막인 $SiO_2$를 ultra-high vacuum sputtering을 사용하여 20 nm 두께로 형성 하였다. 마지막으로 $200{\mu}m$ 지름을 가지는 Al 전극을 200 nm 두께로 형성하여 나노 부유 게이트 커패시터를 제작하였다. 제작된 소자는 Agilent E4980A precision LCR meter 및 HP 4156A precision semiconductor parameter analyzer 를 사용하여 전기용량-전압 및 전류-전압 특성분석을 하여 전하저장 특성 및 제작된 소자의 터널링 특성을 확인 하여 본 연구를 통하여 제작된 나노 부유 게이트 커패시터 구조가 메모리 소자응용이 가능함을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.313.2-313.2
• /
• 2013

본 연구에서는 기존에 연구된 Solar Cell 보다 구조 및 제작이 단순한 $Al/Al_2O_3/Si$(100) Solar cell을 제작하여 평가하였다. 기판으로는 p-type Si(100), 0.5~2 ${\Omega}{\cdot}cm$을 사용하여 chemical cleaning 후 ALD(Atom Layer Deposition)법으로 Al2O3 터널링 절연막을 증착하였으며, 박막의 두께를 1~10 nm로 변화시켜 MIS 커패시터의 터널링 효과를 평가하였다. MIS 커패시터의 전기적 특성평가를 위해 누설전류 밀도-전계 특성은 pA meter/DC Voltage source를 사용하였고, 커패시턴스-전압특성, D-factor 특성은 precision LCR meter를 사용하였다. $Al/Al_2O_3/Si$(100) Solar cell의 특성평가를 위해 300~1100nm 파장영역에 따른 양자 효율을 평가하기 위해 Quantum Efficiency system (QE)을 사용하였고, Stanard Test Conditions 100 $mW/cm^2$, AM1.5, $25^{\circ}C$ 조건의 Voc, Isc, Jsc, FF (Fill Factor) 및 Efficiency(%)를 평가하기 위해 Solar simulator를 이용하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.450-450
• /
• 2013

플래시 메모리는 소형화가 용이하고, 낮은 구동 전압과 빠른 속도의 소자 장점을 가지기 때문에 휴대용 전자기기에 많이 사용되고 있다. 현재 사용되고 있는 플로팅 게이트를 이용한 플래시 메모리 소자는 비례축소에 의해 발생하는 단 채널 효과, 펀치스루 효과 및 소자 간 커플링 현상과 같은 문제로 소자의 크기를 줄이는데 한계가 있다. 이 문제를 해결하기 위해 FinFET, nanowire FET, 3차원 수직 구조와 같은 구조를 가진 플래시 메모리에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 비례축소의 용이함과 낮은 누설 전류의 장점을 가진 FinFET 구조를 가진 낸드 플래시 메모리의 전기적 특성에 대해 조사하였다. 메모리의 집적도를 높이기 위하여 비대칭 FinFET 구조를 가진 더블 게이트 낸드 플래시 메모리 소자를 제안하였다. 비대칭 FinFET 구조는 더블 게이트를 가진 낸드 플래시에서 각 게이트 간 간섭을 막기 위해 FinFET 구조의 도핑과 위치가 비대칭으로 구성되어 있다. 3차원 TCAD 시뮬레이션툴인 Sentaurus를 사용하여 이 소자의 동작특성을 시뮬레이션하였다. 낸드 플래시 메모리 소자의 게이트 절연 층으로는 high-k 절연 물질을 사용하였고 터널링 산화층의 두께는 두 게이트의 비대칭 구조를 위해 다르게 하였다. 두 게이트의 비대칭 구조를 위해 각 fin은 다른 농도로 인으로 도핑하였다. 각 게이트에 구동전압을 인가하여 멀티비트 소자를 구현하였고 각 구동마다 전류-전압 특성과 전하밀도, 전자의 이동도와 전기적 포텐셜을 계산하였다. 기존의 같은 게이트 크기를 가진 플로팅 게이트 플래시 메모리 소자에 비해 전류-전압곡선에서 subthreshold swing 값이 현저히 줄어들고 동작 상태 전류의 크기가 늘어나며 채널에서의 전자의 밀도와 이동도가 증가하여 소자의 성능이 향상됨을 확인하였다. 또한 양족 게이트의 구조를 비대칭으로 구성하여 멀티비트를 구현하면서 게이트 간 간섭을 최소화하여 각 구동 동작마다 성능차이가 크지 않음을 확인하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2016.05a
• /
• pp.450-452
• /
• 2016

The effect of channel doping on L-shaped Tunneling Field-Effect Transistors (TFETs) have been investigated by 2D TCAD simulation. When the source doping is over $10^{20}cm^{-3}$, the subthreshold swing (SS) is abruptly decreased, and when drain doping concentration is below $10^{18}cm^{-3}$, the leakage current in the negative voltage is reduced.

• Journal of the Institute of Electronics Engineers of Korea TE
• /
• v.39 no.2
• /
• pp.29-33
• /
• 2002

Various nanometer-scale structures are fabricated on hydrogen-passivated p-type Si(100) surface by scanning probe microscopy(SPM). The hydrogen-passivation is performed by dipping the samples in diluted 10% HF solution for one min.. Pt alloy wires are used for tips and the tips are made by cutting the wires at 45$^{\circ}$ slanted. Various line features are fabricated in various bias voltage. The optimal structure is the line of about 30 nm width on 1.7V bias voltage and 1 nA tunneling current.  

• Journal of the Korean Magnetics Society
• /
• v.10 no.4
• /
• pp.159-163
• /
• 2000

MR characteristics in magnetic tunnel junction using CoO as the oxide barrier were investigated. Spin-dependent tunnel junctions were fabricated on 4$\^$o/ tilt-cut (111)Si substrates in 3-gun magnetron sputtering system. The top and bottom ferromagnetic electrodes were Ni$\_$80/Fe$\_$20/(300 $\AA$) and Co(300 $\AA$), respectively. The oxide barriers (CoO) were formed by the thermal oxidation at room temperature in an O$_2$ atmosphere and the plasma oxidation. The increase of coercive field due to antiferromagnetic-ferromagnetic coupling has been observed in O$_2$plasma-oxidized CoO based junctions at room temperature. At a sensing current of 1 mA, MR ratios of O$_2$plasma-oxidized CoO based junction and thermal-oxidized CoO based junction at room temperature were 1% and 5%, respectively. Larger MR ratios are observed in magnetic tunnel juctions with thermal oxidized CoO when sensing current more than applied 1.5 mA. At a sensing current of 1.5 mA, we have observed MR value of 28 % and specific resistance (RA=R$\times$A) value of 10.9 ㏀$\times$㎛$^2$. When specific resistance values reached 2.28 ㏀$\times$㎛$^2$, we have observed that MR ratios become as high as 120%.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.18 no.5
• /
• pp.1149-1154
• /
• 2014

To observe the tunneling phenomenon of oxide semiconductor transistor, The Indium-gallum-zinc-oxide thin film transistors deposited on SiOC as a gate insulator was prepared. The interface characteristics between a dielectric and channel were changed in according to the properties of SiOC dielectric materials. The transfer characteristics of a drain-source current ($I_{DS}$) and gate-source voltage ($V_{GS}$) showed the ambipolar or unipolar features according to the Schottky or Ohmic contacts. The ambipolar transfer characteristics was obtained at a transistor with Schottky contact in a range of ${\pm}1V$ bias voltage. However, the unipolar transfer characteristics was shown in a transistor with Ohmic contact by the electron trapping conduction. Moreover, it was improved the on/off switching in a ambipolar transistor by the tunneling phenomenon.

• Journal of the Korean Magnetics Society
• /
• v.3 no.1
• /
• pp.29-33
• /
• 1993

Magnetoresistance was studied for the ferromagnetic tunneling junction in $Permalloy/Al_{2}O_{3}/Co$ prepared by evaporation in a vacuum of $1{\times}10^{-6}$Torr. We measured voltage-current characteristic and magnetic valve effect of prepared ferromagnetic tunneling junction sample. We investigated field-dependency of tunnel resistance by Wheat-stone bridge method and measured magnetic hysteresis curve by vibrating sample magnetometer. The tunneling is confirmed by measuring voltage-current characteristic. The hysteresis curve of magnetoresistance corresponds well with that of magnetization. The magnetoresistance ratio ${\Delta}R/R$ is 0.6% at room temperature.

• Journal of the Korean Institute of Telematics and Electronics T
• /
• v.36T no.1
• /
• pp.13-18
• /
• 1999

The trap density by the stress bias in silicon oxides with different thicknesses has been investigated. The trap density by stress bias was shown to be composed of on time current and off time current. The on time trap density was composed of dc current. The off time trap density was caused by the tunneling charging and discharging of the trap in the interfaces. The on time trap density was used to estimate to the limitations on oxide thicknesses. The off time trap density was used to estimate the data retention in nonvolatile memory devices.

• Proceedings of the KAIS Fall Conference
• /
• 2006.05a
• /
• pp.335-338
• /
• 2006

전자수송층과 음극 사이에 $Al_2O_3$를 넣은 이중구조 음극을 갖는 유기발광다이오드를 제작하였다. 제작한 디바이스의 구조는 $ITO/NPB(40\;nm)/Alq_3(60\;nm)/Al_2O_3(0-1.5\;nm)/Al(120\;nm)$로 $Al_2O_3$의 두께를 변화시켰다. $Al_2O_3$의 두께가 0.3 nm일 때는 터널링에 의해서 전자주입이 증가하여 전류와 휘도가 모두 좋아졌다. 반면에 $Al_2O_3$의 두께가 0.5 nm일 때는 전류는 감소하지만 정공과 전자의 비율이 더 좋아져서 전류효율이 크게 향상되었다. 또한 $Al_2O_3$는 엑시톤이 음극과의 계면에서 발광하지 않고 소멸하는 것을 막아주어서 휘도를 증가시켰다.