• 정보보호학회지
• /
• 제30권6호
• /
• pp.57-66
• /
• 2020

세계적으로 저명한 학회인 Cryptogrpahic Hardware and Embedded Systems(CHES)에서는 매년 부채널 공격, 암호 S/W, H/W 구현을 포함하는 정보 보안 분야에서의 화제가 되는 분야를 연구하고 공유한다. CHES 2020의 경우 부채널 공격, 양자 내성 암호, 머신 러닝과 같이 최근에 제시되어 활발하게 연구가 진행되고 있는 주제뿐만 아니라 역공학, 하드웨어 구현, 타원 곡선 암호, 화이트 박스 등의 다양한 결과들이 발표되었다. 본 논문에서는 CHES 2020을 통해 암호화 소프트웨어/하드웨어 및 임베디드 시스템에서의 보안 기술 개발 및 연구 동향을 살펴보며, 이에 따른 향후 연구 전망을 제시한다.

• 한국항공우주학회지
• /
• 제46권7호
• /
• pp.602-609
• /
• 2018

본 논문은 LTE 통신망 환경에서 군집 UAV의 비디오 영상 데이터를 고속으로 암호화하기 위한 하이브리드 암호시스템을 제안한다. 이 암호시스템은 ECC 공개키 알고리즘과 LEA 대칭키 알고리즘으로 구성된다. ECC는 RSA보다 빠르면서 동일한 보안성을 가지며, LEA는 동일한 키로 AES보다 빠른 국내 표준 알고리즘이다. 본 논문은 OpenSSL과 OpenCV를 활용하여 Socket 프로그램으로 8개의 군집 UAV 환경에서 하이브리드 암호시스템을 구성하여 구현하였다. 실험을 통하여 본 하이브리드 암호시스템이 실시간 환경에서 효율적으로 적용이 가능함을 보인다.

• 정보보호학회논문지
• /
• 제28권6호
• /
• pp.1329-1342
• /
• 2018

최근 양자 컴퓨터에 대한 개발이 활발히 진행되면서, 기존에 널리 사용되고 있는 RSA와 타원곡선 암호 알고리즘의 안전성에 대한 문제가 제기되고 있다. 이에 대응하기 위하여 미국 표준기술연구원(NIST)은 양자 컴퓨팅 환경에서도 안전한 공개키 암호 기법에 대한 표준화 작업을 진행하고 있다. 대표적인 포스트 양자 암호(post-quantum cryptography, PQC) 기법으로는 격자기반 암호(lattice-based cryptography)가 있으며, NIST의 PQC 표준화 공모에도 다양한 격자기반 암호 기법들이 제안되었다. 이 중 EMBLEM은 기존의 LWE (learning with errors) 가정을 기반으로 하여 설계된 암호 기법들과는 달리, 더 직관적이고 효율적으로 암/복호화가 가능한 새로운 다중 비트 암호화 방법을 제안하였다. 본 논문에서는 LWR(learning with rounding) 가정을 추가적으로 사용하여 더 효율적으로 동작하는 다중 비트 암호화 기법을 제안한다. 그리고 제안하는 기법의 안전성을 증명하고, EMBLEM 및 R.EMBLEM과의 비교를 통해 효율성을 분석한다.

• 한국통신학회논문지
• /
• 제27권12C호
• /
• pp.1288-1298
• /
• 2002

타원곡선 암호시스템을 GF(2$^{m}$ )상에서 고속으로 구현하기 위해서는 빠른 나눗셈기가 필요하다. 빠른 나눗셈 연산을 위해선 비트-패러럴 구조가 적합하나 타원곡선 암호시스템이 충분한 안전도를 가지기 위해서는 m의 크기가 최소한 163보다 커야 한다. 즉 비트-패러럴 구조는 0(m$^2$)의 면적 복잡도를 가지기 때문에 이러한 응용에는 적합하지 않다. 따라서, 본 논문에서는 CF(2$^{m}$ )상에서 표준기저 표기법을 사용하여 모듈러 나눗셈 A(x)/B(x) mod G(x)를 고속으로 수행하는 새로운 비트-시리얼 시스톨릭 나눗셈기를 제안한다. 효율적인 나눗셈기 구조를 얻기 위해, 새로운 바이너리 최대공약수(GCD) 알고리즘을 유도하고, 이로부터 자료의존 그래프를 얻은 후, 비트-시리얼 시스톨릭 나눗셈기를 설계한다. 본 논문에서 제안한 나눗셈기는 0(m)의 시간 및 면적 복잡도를 가지며, 연속된 입력 데이터에 대하여, 초기 5m-2 사이클의 지연 후, m 사이클 마다 나눗셈의 결과를 출력한다. 제안된 나눗셈기를 동일한 입출력 구조를 가지는 기존의 연구 결과들과 비교 분석한 결과 칩 면적 및 계산 지연시간 모두에 있어 상당한 개선을 보인다. 따라서 제안된 나눗셈기는 적은 하드웨어를 사용하면서 고속으로 나눗셈 연산을 수행할 수 있기 때문에 타원곡선 암호화시스템의 나눗셈 연산기로 매우 적합하다. 또한 제안한 구조는 기약 다항식(irreducible polynomial) 선택에 있어 어떤 제약도 두지 않고, 단 방향의 신호흐름을 가지면서, 매우 규칙적이기 때문에 필드 크기 m에 대해 높은 유연성 및 확장성을 제공한다.였다. an extraction system, a new optical nonlinear joint transform correlator(NJTC) is introduced to extract the hidden data from a stego image in real-time, in which optical correlation between the stego image and each of the stego keys is performed and from these correlation outputs the hidden data can be asily exacted in real-time. Especially, it is found that the SNRs of the correlation outputs in the proposed optical NJTC-based extraction system has been improved to 7㏈ on average by comparison with those of the conventional JTC system under the condition of having a nonlinear parameter less than k=0.4. This good experimental results might suggest a possibility of implementation of an opto-digital multiple information hiding and real-time extracting system. 촉각에 있는 지각신경세포가 뇌의 촉각엽으로 뻗어 들어가 위의 5가지 신경연접중 어느 형을 형성하는지를 관찰하기 위하여 좌측 촉각의

• 한국산업정보학회논문지
• /
• 제7권5호
• /
• pp.167-174
• /
• 2002

본 논문에서는 타원 곡선 암호화 시스템 등에 응용되는 유한 필드 GF(2$^{m}$ )상의 모듈러 곱셈기 및 제곱기에 대한 처리 시간과 공간 복잡도를 비교 분석하였다. 이를 위하여 기존에 제시된 모듈러 곱셈기 및 제곱기를 설계하였으며, 이들을 VHDL로 기술한 후 회로를 합성하였다. 합성된 회로에 대한 기능 및 timing 시뮬레이션 결과 모두 정확한 결과 값을 얻었다. 합성된 모듈러 곱셈기 및 제곱기를 FPGA로 구현한 결과 한 클럭당 처리 시간은 시스톨릭 구조가 가장 빠르지만 지연 시간을 고려한 전체 처리 시간은 CA 구조가 가장 빠르다는 결과를 얻었다. 또한 공간 복잡도를 특성에 있어서는 LFSR 구조가 가장 우수하다는 결과를 얻었다.

• 인터넷정보학회논문지
• /
• 제8권6호
• /
• pp.1-8
• /
• 2007

이동 Ad-hoc 네트워크는 USN 기술의 핵심으로서 많은 노드들이 각자 수집한 환경정보들의 무선통신을 기반으로 하여, 중요 데이터를 multi-hop 에 걸쳐 원하는 목적지에 전달하는 최신 네트워크 기술이다. 최근 Ad-hoc 네트워크 관련 기술 개발 및 서비스가 활성화되고 있으나, Ad-hoc 네트워크 상에서 무선으로 전송되는 패킷들에 대한 인증 및 암호화 등의 보안기능 구현은 미흡한 상황이다. 본 논문은 이동 Ad-hoc 네트워크 상에서 키 교환, 키 관리, 개체 인증, 데이터 암호화 등의 시큐리티 서비스를 제공하고, 이동 Ad-hoc 네트워크에 특화된 보안 프로토콜을 처리 및 관리하기 위한 Ad-hoc 네트워크 보안 관리 서버 시스템을 설계하고 구현한다.

• 한국정보통신학회논문지
• /
• 제14권8호
• /
• pp.1836-1842
• /
• 2010

센서네트워크는 유비쿼터스 환경을 실현할 수 있는 기술로서, 최근 무인 경비 시스템이나 에너지 관리, 환경 모니터링, 홈 자동화, 헬스케어와 같은 다양한 분야에 적용 가능하다. 하지만 센서네트워크의 무선 통신 특성은 도청과 전송 메시지에 대한 위변조, 서비스 거부 공격에 취약하다. 현재 센서네트워크 상에는 안전한 통신을 위해 ECC(elliptic curve cryptography)를 통한 PKC(public key cryptography)암호화 기법이 사용된다. 해당 기법은 RSA에 비해 작은 키길이를 통해 동일한 암호화 강도를 제공하기 때문에 제한된 성능을 가진 센서상의 적용에 적합하다. 하지만 ECC에 요구되어지는 높은 부하 때문에 센서상의 구현을 위해서는 성능개선이 필요하다. 본 논문에서는 센서 상에서의 ECC를 가속화하기 위해 ECC연산의 핵심연산인 곱셈에 대한 최적화 기법을 제안한다.

• 정보보호학회논문지
• /
• 제11권5호
• /
• pp.17-30
• /
• 2001

본 논문에서는 타원곡선 암호시스템에 필요한 스칼라 곱셈기를 $GF(2^{163})$의 standard basis상에서 구현하였다. 스칼라 곱셈기는 래딕스-16 유한체 직렬 곱셈기와 유한체 역수기로 구성되어 있다. 스칼라 곱셈을 계산하기 위해서는 유한체 곱셈, 덧셈과 역수의 계산이 필요하지만, 기존의 스칼라 곱셈기는 이러한 스칼라 곱셈을 유한체 곱셈기만으로 계산하였으므로 역수를 계산하는데 많은 시간을 소모하였다. 따라서, 본 논문의 중요한 특징은 가장 많은 연산시간을 필요로 하는 역수 연산을 빠르게 계산하기 위해 유한체 역수기를 추가 사용한 것이다. 유한체 역수기는 기존의 많은 구현 사례 중 두 번의 곱셈 시간이 소요되는 확장 유클리드 알고리즘(Extended Euclid Algorithm)을 이용하였다. 본 논문에서 구현한 유한필드 곱셈기와 역수기는 하드웨어 구조가 규칙적이어서 확장성이 용이하고, 파이프라인 구조와 하드웨어 리소스의 재활용을 이용해 계산과정에서 100%의 효율(throughput)을 발휘할 수 있는 구조를 가지고 있다. 스칼라 곱셈기는 현대전자 0.6$\mu\textrm{m}$ CMOS 공정 라이브러리인 IDEC-C631을 이용하여 예측한 결과 최대 140MHz까지 동작이 가능하며, 이때 데이터 처리속도는 64Kbps로 163bit 프레임당 2.53ms 걸린다. 이러한 성능의 스칼라 곱셈기는 전자서명(Digital Signature), 암호화 및 복호화(encryption & decryption) 그리고 키 교환(key exchange)등에 효율적으로 사용될 수 있을 것으로 여겨진다.

• 대한전자공학회논문지SD
• /
• 제41권9호
• /
• pp.73-84
• /
• 2004

본 논문에서는 하드웨어 상에 구현된 암호 프리미티브의 안전성을 위협할 수 있는 부채널 공격의 하나인 단순 전력 분석 (Simple Power Analysis)에 대응하는 알고리즘을 제안하고 이를 하드웨어로 구현하고자 한다. 제시하는 알고리즘은 기존에 알려진 대응 알고리즘보다 스칼라 곱셈 방법이 보다 효율적인 장점이 있다. 기존의 대응 알고리즘은 연산의 종속성 때문에 하드웨어의 장점인 병렬 처리 기법을 효율적으로 적용하기 어려운 단점이 존재한다. 이러한 단점을 보완코자 본 논문에서 제시하는 알고리즘은 동작 성능의 저하를 최소화하기 위해 역원 계산 시간 동안 곱셈 및 제곱 연산을 수행할 수 있도록 구성하였다. 또한 하드웨어 기술 언어인 VHDL(VHSIC Hardware Description Language)로 제안 알고리즘을 구현하여 성능 검증을 수행하였으며 이의 활용을 모색하였다. 하드웨어 합성은 Syplify pro7.0을 사용하였으며, 타겟 칩 Xillinx VirtexE XCV2000EFG1156을 대상으로 하였을 때 전체 등가 게이트는 60,608게이트, 최대 동작 주파수는 약 30Mhz로 산출되었다. 본 논문에서 제시한 스칼라 곱셈기는 전자 서명(Digital Signature), 암호화(Encryption) 및 복호화(Decryption), 키 교환(Key Exchange)등의 핵심 연산으로 사용될 수 있을 것으로 보이며, 자원 제약이 심한 Embedded-Micom 환경에 적용하였을 경우, 단순 전력 분석에 안전하면서 효율적인 연산 기능을 제공할 수 있을 것으로 보인다.

• 전자공학회논문지CI
• /
• 제43권3호
• /
• pp.76-81
• /
• 2006

최근 멀티미디어 통신 시스템에서 유한체는 암호화 알고리즘에 적용되어지고 있으며. 특히 타원곡선 알고리즘 및 리드 솔로몬 등의 에러정정 코드는 유한체 상에서 정의 되어진다. 또한 많은 응용분야에서 유한체 연산의 실시간 처리를 요하므로 유한체 연산을 위한 전용 하드웨어 설계가 필요하게 되었고 이에 대한 많은 연구가 수행되어지고 있다. 본 논문에서는 합성체(Composite Field)를 이용하여 GF($2^8$)의 유한체의 역원을 계산할 수 있는 알고리즘을 제시하고 이를 하드웨어로 구현하여 현재 사용되어 있는 'Itoh and Tsujii' 하드웨어 구조와 면적 및 계산 속도의 성능을 비교 하였다. 또한 AES의 SubBytes 블록에 이를 삽입하여 FPGA 에뮬레이터 보드 상에서 구현하여 성능평가를 통하여 제시된 알고리즘의 우수성을 확인하였다.