• 제목/요약/키워드: 클럭 모델

검색결과 35건 처리시간 0.038초

작은 클럭 주기를 이용한 다단 상호연결 네트워크의 성능분석 (Modeling of Input Buffered Multistage Interconnection Networks using Small Clock Cycle Scheme)

  • 문영성
    • 인터넷정보학회논문지
    • /
    • 제5권3호
    • /
    • pp.35-43
    • /
    • 2004
  • 다단 상호연결 네트워크(MINs : Multistage Interconnection Networks)를 사용하는 패킷 교환에서는 일반적으로 패킷의 이동이 한 네트워크 주기 동안에 마지막 단에서 처음 단으로 연속적으로 전달된다고 가정된다. 그러나 Ding과 Bhuyan은 패킷 이동이 작은 클럭 주기론 사용하면서 각 쌍의 이웃 단 내에 한정된다면 네트워크의 성능이 상당히 향상될 수 있다는 것을 보였다. 본 논문에서는 이와 같이 작은 클럭 주기를 가지는 입력 버퍼를 가진 MIN의 성능을 평가하기 위한 해석적 모델을 제안한다. 제안된 모델의 우수성을 입증하기 위하여 해석적 모델의 결과와 시뮬레이션의 결과와 비교한다. 또한 제안된 모델의 결과와 Ding과 Bhuyan의 연구결과와 비교함으로써 제안한 방식의 상대적인 효과를 검증한다. 그 결과 제안된 모델은 시뮬레이션의 결과와 매우 근접하게 일치하며, 이전의 연구결과 보다는 더 정확한 결과를 보인다.

  • PDF

NG-SDH망에서 측정된 클럭잡음을 이용한 다양한 클럭상태에 따른 동기클럭 성능분석 (Performance Analysis of Synchronization Clock with Various Clock States Using Measured Clock Noises in NG-SDH Networks)

  • 이창기
    • 정보처리학회논문지C
    • /
    • 제16C권5호
    • /
    • pp.637-644
    • /
    • 2009
  • NG-SDH망에서 측정된 클럭잡음을 이용한 동기클럭 성능분석 연구가 필요하다. 따라서 본 논문은 NG-SDH망에서 측정된 클럭잡음을 이용하여 다양한 클럭상태에 따른 동기클럭 성능을 분석하고 최대 망노드수를 도출하기 위한 연구를 수행하였다. 또한 측정된 클럭잡음을 이용하여 적합한 클럭잡음모델을 생성하였고, 다양한 클럭상태에 따른 시뮬레이션을 수행하였다. 시뮬레이션 결과를 통해 볼 때 정상상태에서 최대노드수는 80개 노드 이상 이였고, 단기위상변위(SPT)상태에서는 37개 이하였고, 장기위상변위(LPT)상태에서는 50개 이상으로 나타났다. 따라서 3가지 클럭상태에서 ITU-T 규격을 만족할 수 있는 최대 노드수는 37개 이하 임을 알았다. 또한 DOTS 이전의 NE망에서 SPT이나 LPT상태가 발생하면 정상상태의 안정된 다른 동기원 소스로 절체해야 함을 알았다.

디지털 통신을 위한 새로운 개념의 망 동기 (A New Concept of Network Synchronization for Digital Communication)

  • 김영범;권택용;박병철;김종현
    • 한국정보통신설비학회:학술대회논문집
    • /
    • 한국정보통신설비학회 2004년도 하계학술대회
    • /
    • pp.254-257
    • /
    • 2004
  • 위성신호를 매개로 국가표준에 전국의 모든 노드클럭이 동시에 동기될 수 있는 새로운 형태의 망 동기 클럭 공급 시스템을 제안하였으며 이 방식에 의한 실용화 가능성을 확인하였다. 본 논문에서 새로이 제시하는 방식은 단계적인 물리계층에 의해 동기되던 종래의 방식에 비해 모든 슬레이브 국소들이 동시에 동일한 계위의 품질로 동기 될 수 있는 등의 여러 가지 구조적인 장점을 갖고 있다. 서로 멀리 떨어진 지역에서 같은 위성신호를 동시에 측정하여 얻은 시간차데이터를 활용함으로써 위성을 매개로한 기준클럭과 원격지의 슬레이브클럭과의 위상차를 실시간적으로 측정할 수 있었으며, 컴퓨터 제어에 따라 이들 차이를 보상함으로써 전국의 여러노드에서 멀리 떨어진 기준클럭에 위상동기되는 신개념의 슬레이브 클럭 동기시스템을 설계하고 제작하였다. 이 시스템의 측정결과 $10^{-12}$ 이하의 주파수정확도를 유지하였으며 ITU-T의 권고(G.811)를 충분히 만족하는 MTIE 특성을 보여주었다. 현재 전체적으로 자동화 기능을 갖는 초기모델이 구현되었으며 가까운 시일내에 상용화연구를 통해 디지털 통신망의 동기용 노드클럭으로 사용될 수 있으리라 기대한다.

  • PDF

클럭 게이팅 적용회로의 상위수준 전력 모델링 (High-level Power Modeling of Clock Gated Circuits)

  • 김종규;이준환
    • 전자공학회논문지
    • /
    • 제52권10호
    • /
    • pp.56-63
    • /
    • 2015
  • SoC (System-on-Chip) 설계초기 상위수준에서 성능뿐만 아니라 전력 분석이 중요하다. 본 논문에서는 상위수준에서 전력 분석 정확도가 높은 클럭 게이팅 구동 신호 기반 전력 모델을 제안한다. 클럭 게이팅 구동 신호의 조합으로 전력 상태를 정의하며, 클럭 게이팅 구동 신호를 자동으로 추출하여 전력 모델을 자동으로 생성할 수 있다. 실험 결과 평균 96% 이상의 정확도를 보였으며, 상위수준에서의 전력 분석 속도는 게이트 수준 대비 평균 280배 빠른 속도향상을 보였다.

작은 클럭 주기를 이용한 복수버퍼를 가지는 다단 상호연결 네트워크의 해석적 성능분석 (Performance Analysis of Multibuffered Multistage Interconnection Networks using Small Clock Cycle Scheme)

  • 문영성
    • 인터넷정보학회논문지
    • /
    • 제6권4호
    • /
    • pp.141-147
    • /
    • 2005
  • Ding과 Bhuyon은 다단 상호연결 네트워크(MIN: Multistage Interconnection Networks)에서 패킷 이동이 작은 클럭 주기를 사용하면서 각 쌍의 이웃 단 내에 한정된다면 네트워크의 성능이 상당히 향상될 수 있다는 것을 보였다. 본 논문에서는 작은 클럭 주기를 가지는 복수 버퍼를 가진 MIN의 성능을 평가하기 위한 정확한 모델을 제안하며, 이전에 사용되던 방법들과 비교함으로써 제안한 방식의 상대적인 효과를 검증한다.

  • PDF

VHDL 모델의 효율적인 검증 방법 (Efficient Strategies to Verify VHDL Model)

  • 김강철
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2003년도 춘계종합학술대회
    • /
    • pp.526-529
    • /
    • 2003
  • 논 논문에서는 VHDL 모델을 검증하기 위하여 정지법을 사용할 때 클럭 사이클을 줄일 수 있는 2가지 방법을 제안한다. 첫 번째 방법은 세미랜덤변수를 정의하고, 정지법이 동작 중에 세미랜덤변수의 영역에 존재하는 데이터를 생략하여 정지점(stopping point)을 줄이고, 두 번째 방법은 정지법의 페이즈가 변화시에 베이지안 파라미터의 기존 간을 그대로 유지하여 클럭 사이클을 줄이는 방법이다. 제안된 방법의 효율성을 입증하기 위하여 12개의 VHDL 모델에 대하여 분기검출률에 관한 모의실험을 하였다.

  • PDF

VHDL 모델 검증의 효율적인 시간단축 방법 (Efficient Methods for Reducing Clock Cycles in VHDL Model Verification)

  • Kim, Kang-Chul
    • 대한전자공학회논문지SD
    • /
    • 제40권12호
    • /
    • pp.39-45
    • /
    • 2003
  • 칩의 크기가 증가함에 따라 VHDL 모델의 설계검증은 점점 어려워지고, 많은 시간을 소모하는 과정이 되고 있다. 최근에 VHDL 모델을 검증하기 위하여 베이지안 예측과 정지법(stopping rule)을 이용한 방법들이 소개되고 있다. 이 논문에서는 VHDL 모델을 검증하기 위하여 정지법을 사용할 때 클럭 사이클을 줄일 수 있는 2가지 방법을 제안한다. 첫 번째 방법은 세미랜덤변수를 정의하고, 정지법이 동작 중에 세미랜덤변수의 영역에 존재하는 데이터를 생략하여 정지점stopping point)을 줄이고, 두 번째 방법은 정지법의 페이즈가 변화시에 베이지안 파라미터의 기존 값을 그대고 유지하여 클럭 사이클을 줄이는 방법이다. 제안된 방법의 효율성을 입증하기 위하여 12개의 VHDL 모델에 대하여 분기검출율에 관한 모의실험을 하였으며, 기존의 방법과 비교하여 분기검출율은 0.6% 줄었지만 25% 이상의 클럭 사이클을 줄일 수 있었다.

센서 네트워크에서 고장 허용 시각 관리 기법 (Fault Tolerant Clock Management Scheme in Sensor Networks)

  • 황소영;백윤주
    • 한국통신학회논문지
    • /
    • 제31권9A호
    • /
    • pp.868-877
    • /
    • 2006
  • 센서 네트워크에서 시각 동기 기술은 위치 추적, 암호화 기술에서의 타임 스탬프, 타 노드들로부터의 같은 이벤트 중복 감지 인식, 기록된 이벤트들의 발생 순서 구분 등 다양한 응용을 위해 필수적이다. 그리고 최근 센서 네트워크에서 신뢰성 및 고장 허용성에 대한 문제가 최근 연구의 주요한 영역으로 대두되고 있다. 본 논문에서는 네트워크 고장과 클럭 고장이라는 두가지 고장 모델을 가정하여 센서 네트워크에서 고장 허용 시각 관리 기법에 대해 제시한다. 제안한 기법은 노드 클럭의 불안정한 동요나 표류율에 심각한 변화가 발생하는 등의 고장이 발생했을 때 이러한 클럭 오류의 네트워크 전파를 제한하며 토폴로지 변화에 대응한다. 시뮬레이션 결과는 제안한 동기 기법이 기존의 TPSN과 비교하여 클럭 고장이 있을 때 동기화 비율이 $1.5{\sim}2.0$배 나은 성능을 보인다.

직렬화 디스패쳐 워커모델 기법 (Serialization Dispatcher Worker Model)

  • 임상우
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2014년도 추계학술발표대회
    • /
    • pp.573-575
    • /
    • 2014
  • 클럭 경쟁에서 코어 경쟁으로 전환된 요즘. 병렬 프로그래밍은 중요 하다. 동기화 개체를 사용하면 병목 현상이 발생하며, 1:1 Thread 모델은 자원의 낭비와 문맥전환 비용이 발생한다. Thread 풀 모델은 직렬화에 약점을 가지는게 되는데, 본 논문에서는 다중 개체 대응에 적합한 병렬 프로그래밍 모델을 제시한다.

위성시각 동시측정에 의한 웹기반 슬레이브클럭 시스템 (A web-based remote slave clock system by common-view measurement of satellite time)

  • 김영범
    • 한국통신학회논문지
    • /
    • 제29권12B호
    • /
    • pp.1037-1041
    • /
    • 2004
  • 본 논문에서 위성신호를 매개로 원격지의 로컬클럭이 기준신호에 동기되는 새로운 개념의 슬레이브를럭 시스템을 제안하였으며 이 방식에 의한 실용화 가능성을 확인하였다. 새로이 제시하는 방식은 단계적인 물리계층에 의해 동기되던 기존의 방식에 비해 모든 슬레이브 국소들이 동일한 계위의 품질로 유지될 수 있는 등의 여러 가지 구조적인 장점을 지니고 있다. 슬레이브클럭 시스템의 측정결과 10-12 수준의 주파수정확도를 유지하였으며 ITU-T의 권고(G.811)를 만족하는 MTIE 특성을 보여주었다. 현재 전체적으로 자동화기능을 갖는 초기모델이 구현되었으며 가까운 시일 내에 상용화연구를 통해 통신망 동기용 노드클릭으로 사용될 수 있으리라 기대한다.