• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.41 no.6
• /
• pp.17-24
• /
• 2004

This paper describes a novel bit line structure to minimize coupling noise induced by coupling capacitance between bit lines. In DRAMs coupling capacitance is inherently present bit lines. As in submicron process the bit line space gets narrower. bit line coupling capacitance increases and this increased coupling capacitance sharply raises cross-talk noise. In this paper using different layers of metal for adjacent bit lines has been tested to reduces cross-talk noise and a novel bit line structure capable of reducing capacitance is introduced and verified.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.12 no.7
• /
• pp.1048-1056
• /
• 2001

Decoupling capacitors are commonly used to reduce the effect of SSN propagated through parallel power and ground planes in high-speed multilayer printed circuit boards (PCBs). In this paper, we introduced a simple high frequency measurement and proposed a wideband (50 MHz ∼3 GHz) equivalent circuit model for decoupling capacitor considering high frequency parasitic effects. The proposed model can be easily combined with the SPICE model of power supply planes far SSN analysis. The circuit simulations with the proposed model show good agreement with the measurement results. Also, we expect to accurately analyze the noise reduction effect as a function of value and location using the proposed model of decoupling capacitor.

• Proceedings of the KIPE Conference
• /
• 2019.11a
• /
• pp.152-153
• /
• 2019

본 논문에서는 캐패시터-분할 타입 능동전력 디커플링 회로를 위한 전압제어 방법을 제안한다. 능동전력 디커플링 회로는 시스템에 필요한 커패시턴스를 낮추어 전해커패시터를 필름 커패시터로 대체하여 시스템 수명과 전력밀도를 높일 수 있는 장점이 있다. 그러나 일반적으로 오픈 루프 제어방식의 전압제어 방식을 사용하여 파라미터 값의 변화에 민감하다는 단점을 가지고 있다. 이에 본 논문에서는 커패시터-분할 타입 능동전력 디커플링 회로를 위한 폐루프 제어 방법을 제안한다.

• Proceedings of the KIPE Conference
• /
• 2018.07a
• /
• pp.326-327
• /
• 2018

본 논문에서는 단상전력변환시스템에서 발생하는 고유의 2차 리플 전력 문제를 해결하고 dc 캐패시터의 저감을 위한 능동 전력 디커플링 회로의 설계방법을 제시한다. 일반적인 수동 전력 디커플링 방법, 벅-타입 방법 및 커패시터 분할 타입 방법의 능동 전력 디커플링 회로들에서 필요한 최소의 커패시턴스를 계산하는 방법을 제시하고, 같은 조건에서 리플 전력 디커플링 성능을 분석한다. 도출된 최소한의 커패시턴스를 적용한 디커플링 회로의 성능은 MATLAB 시뮬레이션 결과를 통해 비교 분석하였다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.9 no.4
• /
• pp.918-923
• /
• 2008

We proposed an embedded capacitor with the unique electrode structure, which electrodes are located on the same plane and dielectric gap was formed by electrodes. We named it 'Gap type EC', and it was analyzed by the FEM(Finite element Method) program tool. The resonant frequency of Cap type EC was obtained at more higher frequency region. Also, resonant frequency was changed with the magnitude and thickness of electrodes. The Gap type EC with the dielectric gap of $50{\mu}m$ showed capacitance density of $55pF/cm^2$. This value is the higher than that of conventional EC. So, we concluded that the Gap type EC can be a good candidate for high frequency decoupling.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.350-350
• /
• 2008

최근 이동 통신 분야에서 전자기기들의 고주파화와 소형화에 대한 관심이 높아지면서 고주파 소자로서 필수적으로 사용 되어온 디커플링 캐패시터도 이 두 가지 요구를 만족시키기 위해 기존의 표면 실장형에서 평판 형태인 기판 내장형 캐패시터로 발전해 가고 있다. 이를 실현하기 위한 공정법으로 Low Temperature Co-fired Ceramics (LTCCs)와 polymer composite등의 연구가 진행되고 있으나 LTCCs는 높은 공정온도에 의한 내부 확산과 서로 다른 열팽창 계수에 의한 소결후의 수축과 같은 단점들을 가지고 있으며 polymer composite 은 비교적 낮은 공정온도에도 불구하고 유전특성과 방열특성이 우수하지 못한 문제점을 가지고 있었다. 이러한 단점들을 극복하기 위해 Aerosol Deposition Method (ADM)를 주목하게 되었다. 이 공정 법은 상온 저 진공 분위기에서 세라믹 분말을 기판에 고속 분사시켜 기공과 균열이 거의 없는 치밀한 나노구조의 세라믹을 제작하는 새로운 코팅기술이다. 본 연구에서는 고주파용 디커플링 캐패시터의 응용을 위하여 상온에서 높은 유전율을 가지며 강유전체 물질인 $BaTiO_3$를 사용하였다. 출발원료로서 0.45 ${\mu}m$크기의 $BaTiO_3$ 분말을 이용하여 상온에서 submicron에서 수 micron의 두께로 성막하였다. 그러나 ADM으로 $BaTiO_3$ 막을 성막할 경우 유전율이 100이하로 급격히 떨어지는 현상이 기존 연구에서 보고되어 왔으며 본 연구에서도 이를 확인하였다. 디커플링 캐패시터의 밀도를 높이기 위해서 유전체의 유전율을 높이거나 두께를 앓게 하는 방법이 있으나 이번 연구에서는 박막화에 초점을 맞추어 진행하였다. 하지만 $BaTiO_3$ 막의 두께를 $1{\mu}m$이하의 박막으로 제조했을 경우 XRD 분석을 통하여 결정상이 얻어졌음을 확인했음에도 불구하고 유전체로서의 특성을 보이지 않았다. 이 원인을 $BaTiO_3$ 박막의 누설전류에 의한 것이라고 판단하고 $BaTiO_3$ 박막과 기판과의 계면 및 미세구조를 확인하였으며 이것이 전기적 특성에 미치는 영향에 대해 분석하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.369-370
• /
• 2009

전력선 통신용 접촉식 커플러의 제조 방법 확립과 응용 가능성을 파악하기 위해 440V이하의 저압용 3상 4선식 접촉식 커플러를 설계 및 제조하였다. 60Hz의 교류 전압 신호를 차단하는 캐패시터의 용량이 증가할수록 삽입 손실의 증가하였으며, 68nF의 캐패시터를 적용하여 90~450kHz, 2~30MHz의 전력선통신 주파수 대역에서 최소 삽입 손실 특성을 얻었다. 커플링 트랜스의 권선수 증가는 전자계 결합계수의 상승으로 자기유도 효율이 증가하여 삽입 손실 특성이 증가하였으며. 6턴 이상의 권선수에서는 거의 일정한 삽입 손실 특성을 나타내었다. 설계 완료된 접촉식 커플러를 이용하여 전력선 통신 주파수인 90~450kHz, 2~30MHz 대역에서 $-2\pm1dB$의 삽입 손실 특성을 얻었다.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.23 no.3
• /
• pp.361-366
• /
• 2012

This paper proposes a low power capacitor cross-coupled 5.2 GHz band low noise amplifier(LNA) using the current-reused topology with the TSMC 0.18 ${\mu}m$ CMOS process. The proposed 5.2 GHz band LNA uses a capacitor cross-coupled $g_m$-boosting method for reducing current flow of circuit and a current-reused topology to decrease total power dissipation. The parallel LC networks are used to reduce size of spiral inductors. The simulation results show high gain of 17.4 dB and noise figure(NF) of 2.7 dB for 5.2 GHz.

• Journal of Advanced Navigation Technology
• /
• v.13 no.2
• /
• pp.194-200
• /
• 2009

This paper introduces a ring hybrid coupler using shunt capacitors, high impedance lines and CRLH-TLs (Composite Right/Left-Handed Transmission Lines) with size reduction and bandwidth enhancement. The reduced method of line length uses to combine a short length high impedance line and shunt capacitors. Also, there is combined CRLH meta-material so as to obtain wide bandwidth of transmission line using nonlinear phase characteristic of CRLH-TL that consists of series capacitors and shunt inductors. The implemented ring hybrid coupler shows a novel design with compact size that is smaller than 10% and bandwidth is larger than 60% of conventional ring hybrid coupler.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.114-114
• /
• 2010

최근 고용량의 디커플링 캐패시터를 기판에 내장하여 고주파 발생의 원인인 배선길이와 실장 면적을 획기적으로 줄이는 임베디드 디커플링 캐패시터에 대한 연구가 활발히 진행되고 있다. 하지만 기존의 공정들은 높은 공정온도와 같은 공정상의 한계를 가지고 있어 상온 저 진공 분위기에서 세라믹 분말을 기판에 고속 분사시켜 기공과 균열이 거의 없는 치밀한 나노구조의 세라믹 제작이 가능한 후막코팅기술인 Aerosol Deposition Method (ADM)에 착목하였으며, 이 ADM을 박막공정으로 응용하여 $BaTiO_3$ 박막을 제작하고 고용량의 디커플링 캐패시터 제작을 실현하고자 한다. 하지만, Cu 기판 상에 성막 된 $0.5\;{\mu}m$이하의 $BaTiO_3$ 박막에서는 $BaTiO_3$ 분말 내에 존재하는 평균입자 보다 큰 입자와 응집분말로 인해 발생하는 pore, crater, not-fully-crushed particles와 같은 거시적인 결함들에서의 전류 통전과 울퉁불퉁한 $BaTiO_3$ 박막과 기판 사이의 계면에서의 전계의 집중에 의한 전류의 증가로 인하여 큰 누설전류 발생하는 문제에 봉착하였다. 이러한 문제를 해결하기 위하여 제시된 효과적인 방법으로 Stainless steel 기판과 같이 표면경도가 높은 기판을 사용하는 것이며, 이를 통해 $0.2\;{\mu}m$의 두께까지 유전 $BaTiO_3$ 박막을 성막 할 수 있었으며, 치밀한 표면 미세구조와 줄어든 $BaTiO_3$ 박막과 기판 사이의 계면의 거칠기를 확인하였다. 하지만, $BaTiO_3$ 박막 내에 발생하는 누설전류의 근본원인을 확인하기 위해서는 누설전류에 대한 미시적인 접근이 더욱 요구된다. 이에 본 연구에서는 누설전류 발생원인의 미시적 접근을 위해 두께에 따른 $BaTiO_3$ 박막의 누설전류 전도기구에 대한 조사하였으며, 이를 통해 $BaTiO_3$ 박막내 발생하는 누설전류의 원인은 $BaTiO_3$막 내에서 donor로서 역할을 하는 oxygen vacancy와 불균일한 전계의 집중으로 인한 전자의 tunneling 현상임을 확인할 수 있었다. 또한, Nano-indenter와 Conductive atomic force microscopic를 이용한 정밀 측정을 통해 표면경도의 중요성을 재확인하였으며 $BaTiO_3$ 박막의 두께가 $0.2\;{\mu}m$이하로 더욱 얇아지게 되면 입자간 결합 문제 또한 ADM을 박막화 하는데 있어 중요한 요소임을 확인하였다.