능동 전력 디커플링 회로의 커패시턴스 최적 설계에 관한 연구

백기호, 박성민 홍익대학교 전자전기공학과

Study on Optimal Design of DC Capacitance for Active Power Decoupling Circuits

Ki-Ho Baek and Sung-Min Park Dept. of Electronic & Electrical Engineering, Hongik University

ABSTRACT

본 논문에서는 단상전력변환시스템에서 발생하는 고유의 2차 리플 전력 문제를 해결하고 dc 캐패시터의 저감을 위한 능동 전력 디커플링 회로의 설계방법을 제시한다. 일반적인 수동 전력 디커플링 방법, 벅-타입 방법 및 커패시터 분할 타입 방법의 능동 전력 디커플링 회로들에서 필요한 최소의 커패시턴스를 계산하는 방법을 제시하고, 같은 조건에서 리플 전력 디커플링 성능을 분석한다. 도출된 최소한의 커패시턴스를 적용한 디커플링 회로의 성능은 MATLAB 시뮬레이션 결과를 통해 비교 분석하였다.

1. 서 론

단상시스템에서 전체 시스템의 성능을 저하시키는 2차 리플전력 문제를 해결하기 위해 리플 전력을 디커플링하는 방법이 사용된다. 일반적으로 DC링크에 큰 전해 커패시터를 사용하는 수동 디커플링 방식이 많이 사용된다. 하지만 전해 커패시터의 부피와 수명은 단상 컨버터의 전력밀도를 낮추고, 시스템 수명을 단축시킨다. 최근에는 고전력밀도의 전력변환장치를 위한 능동 전력 디커플링(Active Power Decoupling: APD) 방식이 연구되고 있다.^[1]단상 시스템에 APD를 적용함으로써 DC링크 커패시턴스를 줄이고, 기존의 전해 커패시터를 필름 커패시터로 대체 할 수 있다.

본 논문에서는 기존 시스템과 독립적으로 동작할 수있고, DC링크 전압에 대해 제한이 없는 벅-타입 APD^[2]와 커패시터 분할 타입 APD^[3]의 커패시턴스 최적 설계에 대해 분석하고, 수동 디커플링 방식과 비교 분석한다. 수동 디커플링 방식과 APD 방식의 비교를 위해 MATLAB 시뮬레이션을 진행하였다.

2. 전력 디커플링을 위한 최소 커패시턴스

그림 1은 단상 AC-DC 컨버터를 나타낸다. 단상 시스템에서 입력 전압과 전류를 다음과 같이 정의할 수 있다.


$$v_S(t) = V_S \sin \omega t$$

$$i_S(t) = I_S \sin(\omega t + \phi)$$
(1)


입력 전압과 전류의 곱으로 공급되는 전력(Ps)를 나타 낼 수 있고, 단위역률제어를 위한 인덕터(L)에서 소비되는 전력을 계산할 수 있다. 공급전력(P_s)과 인덕터에서 소비되는 전력(P_L)의 차이로 정류기를 통과한 후 DC링크에 입력되는 전력(P_{in})을 다음과 같이 나타낼 수 있다.

$$P_{in}(t) = \frac{V_S I_S}{2} \cos \phi - (\frac{V_S I_S}{2} \cos(2\omega t + \phi) + \frac{L I_S^2 \omega}{2} \sin(2\omega t + 2\phi))$$
 (2)


DC링크에 입력되는 전력(P_{in})은 DC전력 성분 (P_{o})과 입력주파수 2배의 리플 성분(Pr)으로 구성되면 다음과 같다.



(a) Traditional passive power decoupling circuit



(b) Buck-type active power decoupling circuit



(c) Capacitor-split-type active power decoupling circuit Fig. 1 Single-phase ac/dc converter

$$P_o(t) = \frac{V_S I_S}{2} \cos \phi \tag{3}$$

$$\begin{split} P_o(t) &= \frac{V_s I_s}{2} \cos \phi \\ P_r(t) &= \sqrt{(\frac{V_s I_s}{2} + \frac{L I_s^2 \omega \sin \phi}{2})^2 + (\frac{L I_s^2 \omega \cos \phi}{2})^2} \sin(2\omega t + \phi + \alpha) \quad (4) \\ \Leftrightarrow & 7 |\mathcal{X}| \quad \alpha = \tan^{-1}(\frac{V_s + L I_s \omega \sin \phi}{L I_s \omega \cos \phi}) \Leftrightarrow & \uparrow \uparrow \end{split}.$$

2.1 전통적인 수동 디커플링 방법

수동 디커플링 방법은 그림1(a)과 같이 DC링크에 큰 전해커패시터(C_{dc})를 사용하여 리플 전력(P_r)을 제거한다. DC링크 전압을 다음과 같이 가정하면 DC링크 커패시터의 전력(Pcdc)을 구할 수 있다

$$v_{dc}(t) = \overline{V_{dc}} + \Delta V_{dc} \sin(2\omega t + \theta)$$
 (5)

DC링크 커패시터에서 리플 전력(P_r)을 모두 수용한다고 가정하면 DC링크 커패시턴스(C_{dc})는 $P_{Cdc}=P_r$ 관계식으로부터 필요한 커패시턴스를 구할 수 있다.

$$C_{dc} = \frac{S}{k\omega(\overline{V_{dc}})^2} \tag{6}$$

TABLE I
PARAMETERS OF POWER DECOUPLING

Parameters	Values
Source voltage $(v_s(t))$ (rms)	220V / 60 Hz
DC-link voltage (V_{dc}) (avg)	380 V
Output power (P_{θ})	3.3 kW
Switching frequency (f_s)	30 kHz
Passive decoupling DC-link capacitor (C_{dc})	2000μF
Buck-type APD capacitor (C_r)	220μF
DC-link capacitor (C_{dc}) (Buck-type APD)	150uF
Capacitor-split-type APD capacitor (C)	250uF
Total capacitance of passive decoupling	2000uF
Total capacitance of buck-type APD	370uF
Total capacitance of capacitor-split-type APD	500uF

 V_{dc} 는 DC링크전압의 평균값을 나타내고, k $(0 \le k \le 1)$ 는 DC링크 평균 전압에 대한 리플 전압의 비율을 나타낸다.

2.2 벅-타입 능동 전력 디커플링 방법

그림 1(b)는 벅-타입 APD회로를 포함한 단상 AC/DC 컨버터를 나타낸다. APD 커패시터(C_r)의 전압을 다음과 같이 가정하면 APD회로의 전력(P_{APD})를 계산 할 수 있다.

$$v_r(t) = \overline{V_{C_r}} + V_r \sin(2\omega t + \varphi) \tag{7}$$

마찬가지로 APD회로에서 리플 전력(P_r)을 처리한다고 하면 $P_{APD} = P_r$ 에서 APD 커패시턴스(C_r)가 다음과 같이 정리될 수 있다.

$$C_r = \frac{2S}{\omega(\overline{V_{dc}})^2} \tag{8}$$

벅-타입 APD회로에서는 처리할 수 없는 고조파 리플을 필터링하기 위한 작은 DC링크 커패시터(C_{tc})가 추가로 필요하다.

2.3 커패시터-분할-타입 능동 전력 디커플링 방법

그림 1(c)는 커패시터-분할 타입 APD회로를 포함하는 컨버터이다. DC링크를 $C_1=C_2=C$ 인 동일한 커패시터가 분할하고 각 커패시터의 전압은 다음과 같이 180도 위상차이를 가지고 동작하며 DC링크 리플을 없앤다.

$$v_{C_1}(t) = \frac{\overline{V_{dc}}}{2} + V_C \sin(\omega t + \psi)$$

$$v_{C_2}(t) = \frac{\overline{V_{dc}}}{2} - V_C \sin(\omega t + \psi)$$
(9)

커패시터 전압으로부터 하프 브릿지의 전력(P_{HB})을 구할 수있고, 하프 브릿지에서 리플 전력(P_r)을 모두 처리한다고하면, $P_{HB}=P_r$ 에서 하프 브릿지의 커패시턴스(C)를 다음과같이 정리 할 수 있다.

$$C = \frac{4S}{\omega(\overline{V_{dc}})^2} \tag{10}$$

3. MATLAB 시뮬레이션 결과

MATLAB 시뮬레이션은 표 1의 환경에서 수행되었다. 3.3kW의 단상 AC/DC 컨버터에서 시뮬레이션이 수행되었으며, DC링크 전압은 380V로 제어된다. 전력 디커플링 방법에 따른 최소의 커패시턴스는 식(6), (8), (10)을 통해 계산하였다. 수동 디커플링 방법은 DC링크 평균값의약 3%(\$\mathbb{k}=0.03)의 리플을 기준으로 커패시턴스를 계산하였다. 그림 2는 전력 디커플링 방법에 따른 정상상태에서의 DC링크 전압을 나타낸다. 그림 2(a)는 수동 디커플링 방법의 시뮬레이션 결과를 나타낸다. DC링크 전압은 평균값380V에서약 12V의 리플을 가진다. DC링크 커패시터를설계할때 고려해주었던 \$\mathbb{k}\mathbb{k}\mathbb{c}\mathbb{m}\mathbb{c}\mathbb{e}\mathbb{c}\mathbb{e}\mathbb{c}\mathbb{e}\mathbb{c}\mathbb{e}\mathbb




Fig. 2 MATLAB Simulation results

균값의 약 2.9% 수준이다. 벅-타입 APD회로는 DCM에서 동작하기 위해 계산된 최소 커패시턴스에서 여유를 두어 220uF으로 채택하였고, 고조파 리플을 제거하기위해 150uF의 작은 DC링크 커패시터(C_{dc})를 추가하였다. 따라서 벅-타입 APD에서 필요한 커패시턴스는 총 370uF이다. 그림 2(c)는 커패시터-분할-타입 APD방법의 결과이며, 마찬가지로 평균값의 약 3.4% 수준인 약13V의 리플을 가진다. 커패시터-분할 타입 APD는 2개의 커패시터가 직렬로 연결되어 DC링크를 분할한다. 하지만 APD커패시터의 전압이 최대 DC링크전압의 평균 값까지 충전될 수 있으므로 상단과 하단 커패시터 모두 DC링크 전압 정격에 맞는 커패시터를 사용해야한다. 따라서커패시터-분할 타입 APD에서 실질적으로 필요한 총 커패시턴스는 500uF이다.

4. 결론

본 논문에서는 2배의 라인주파수 리플 전력을 디커플링하기 위한 전통적인 수동 디커플링과 벅-타입, 커패시터-분할-타입APD의 최적의 커패시턴스를 비교하였다. 약 3%의 전압 리플을 기준으로 수동디커플링 방식에 비해 벅-타입APD의 경우 5.4배, 커패시터-분할 타입APD의 경우 4배 작은커패시턴스를 필요로 한다. 벅-타입APD는 DCM동작을 위해계산된 최소 커패시턴스에서 여유를 두었음에도 다른 전력디커플링 방법보다 가장 작은 커패시턴스를 가지고 설계될 수있다. 그러나 벅-타입 방식은 전류가 DCM으로 동작됨에따라서 파워 디바이스 및 수동소자들이 받는 전류스트레스가커지는 단점이 있다.

이 논문은 2017년도 정부(과학기술정보통신부)의 재원으로 한국연구재단의 지원을 받아 수행된 연구임 (No. 2017R1C1B2008200)

참 고 문 헌

- [1] Y. Sun, Y. L. M. Su, W. Xiong, and J. Yang, "Review of active power decoupling topologies in single-phase systems," IEEE Transactions on Power Electronics, Vol. 31, pp. 4778–4794, Jul. 2016.
- [2] R. Wang, F. Wang, D. Boroyevich, R. Burgos, R. Lai, P. Ning, and K. Rajashekara, "A high power density single-phase PWM rectifier with active ripple energy storage", IEEE Trans. Power Electron., vol. 26, no. 5, pp. 1430–1443, May 2011.
- [3] Y. Tang, F. Blaabjerg, P. C. Loh, C. Jin, and P. Wang, "Decoupling of fluctuating power in single-phase systems through a symmetrical half-bridge circuit," IEEE Trans. Power Electron., Vol. 30, no. 4, pp. 1855–1865, Apr.2015