• 전자공학회논문지SC
• /
• 제40권1호
• /
• pp.19-29
• /
• 2003

본 논문에서는 기존의 방법과는 달리 4 단계의 보정 기법을 적용하여 미세한 적외선 (infrared : IR) 신호를 검출해내는 비냉각 적외선 센서 어레이를 위한 CMOS 신호 검출회로를 제안한다. 제안하는 신호 검출회로는 11 비트의 A/D 변환기 (analog-to digital converter : ADC)와 7 비트의 D/A 변환기(digital to-analog converter : DAC), 그리고 자동 이득 조절 회로 (automatic gain control circuit : AGC)로 구성되며, 비냉각 센서 어레이를 동작시키는 DC 바이어스 전류 성분, 화소간의 특성 차이에 의한 변화 성분과 자체 발열 (self-heating)에 의한 변화 성분을 포함하는 적외선 센서 어레이의 출력 신호로부터 미세한 적외선 신호 성분만을 선택적으로 얻어낸다. 제안하는 A/D 변환기에서는 병합 캐패시터 스위칭(merged-capacitor switching : MCS) 기법을 적용하여 면적 및 전력 소모를 최소화하였으며, D/A 변환기에서는 출력단에 높은 선형성을 가지는 전류 반복기를 사용하여 화소간의 특성 차이에 의한 변화 성분과 자체 발열에 의한 변화 성분을 보정할 수 있도록 하였다. 시제품으로 제작된 신호 검출회로는 1.2 um double-poly double-metal CMOS 공정을 사용하였으며, 4.5 V 전원전압에서 110 ㎽의 전력을 소모한다. 제작된 시제품으로부터 측정된 검출회로의 differential nonlinearity (DNL)와 integral nonlinearity (INL)는 A/D 변환기의 경우 11 비트의 해상도에서 ±0.9 LSB와 ±1.8 LSB이며, D/A 변환기의 경우 7비트의 해상도에서 ±0.1 LSB와 ±0.1 LSB이다.

• 한국전자파학회논문지
• /
• 제18권10호
• /
• pp.1126-1135
• /
• 2007

본 논문에서는 기존에 제안된 소형화 기법을 응용하여 단일 제어 전압을 갖는 소형화된 튠어블 필터를 제안하였다. 기존에 제안된 소형화 기법은 양쪽이 접지된 구조와 캐패시터를 이용하여 임의의 평행 결합 선로 필터를 매우 간단하게 소형화 할 수 있다. 이때 각 단에서 소형화를 위해 사용되는 캐패시턴스의 값이 소형화된 길이에 상관없이 항상 동일한 비를 유지하는 것을 이용하여 단일 제어 전압을 가지며, 동일한 특성을 유지하는 튠어블 필터를 제안하였다. 제안된 기법을 검증하기 위해 900 MHz 대역의 0.5 dB 리플을 갖는 3단 체비셰프(Chebyshev) 필터를 튠어블 필터로 제작하였다. 제작은 Toshiba사의 1SV277 가변 용량 다이오드를 이용하여 타코닉사의 CER-10 기관에 구현하였다. 제어 전압이 $0.5{\sim}4V$로 변함에 따라 필터의 중심 주파수가 $606{\sim}944MHz$로 338 MHz 변하였다. 제안된 튠어블 필터는 제어 전압이 증가함에 따라 손실이 증가하며, 대역폭이 약간 변하는 것을 제외하고 본래의 특성을 잘 유지하였다.

• 한국인터넷방송통신학회논문지
• /
• 제16권5호
• /
• pp.197-203
• /
• 2016

본 논문에서는 저궤도 소형위성에 탑재하여 빔 조향을 능동적으로 할 수 있는 다이폴 안테나를 설계하였다. 제안된 안테나는 야기-우다 안테나의 원리를 기반으로 하였으며, 2개의 무급전 기생소자를 T자형으로 형성시켜 수직소자의 길이를 고정시킨 후 수직소자의 끝단에서의 open, short에 따라 도파기 또는 반사기로 작동되게 하였다. 설계된 안테나는 UHF 대역의 436.5 MHz를 중심으로 위성-위성 간과 위성-지상 간의 링크버짓을 통해 안테나의 목표 이득을 정하였다. 안테나 특성을 향상시키기 위해 무급전 기생소자의 수직소자인 transformer의 길이를 변경시켰으며, transformer의 길이가 ${\lambda}/4$보다 ${\lambda}/2$일 때 최대 빔 방향 이득이 0.5 dB 향상되었다. 실제 ${\lambda}/2$ transformer 제작 시에는 무급전 기생 소자의 open, short를 다이오드와 캐패시터, 인덕터로 구성된 on/off switch를 이용하여 구현하였다. 그 결과 위성-위성 간 이득은 평균 5.92 dBi로 나타났으며 위상-지상 간 이득은 평균 0.99 dBi로 확인되어 링크버짓을 통해 정한 목표 스펙을 충분히 만족하였다.

• 대한전자공학회논문지SD
• /
• 제49권1호
• /
• pp.15-24
• /
• 2012

본 논문에서는 Switched-Capacitor 지연 기법의 새로운 고해상도 DPWM 발생기를 사용한 Dynamic-Response-Free SMPS를 제안한다. 제안된 회로는 Switched-Capacitor 지연 기법을 이용한 DPWM 발생기의 내부 커패시터 전압 기울기를 제어하는 방식으로 DPWM의 duty ratio를 결정한다. 제안된 회로는 컨버터의 피드백 전압과 기준전압을 비교하여 DPWM 발생기의 내부 캐패시터에 충방전되는 전류량을 제어하는 방식으로 출력전압 tracking이 가능하다. 따라서 제안된 회로는 기존 closed loop 제어 방식의 SMPS들에서 문제점이 되고 있는 동적 응답특성을 고려할 필요가 없으며, 출력 전압에 overshoot/undershoot로 인한 ringing 현상이 발생하지 않는다는 큰 장점을 가진다. 제안된 회로는 1MHz~10MHz까지 스위칭주파수를 사용자가 선택할 수 있으며, 100MHz의 내부 제어 동작 주파수로 10MHz 최대 스위칭 주파수(DPWM) 발생이 가능하다. 100MHz의 내부 제어 동작 주파수를 사용하여 10MHz 스위칭 주파수 발생시 소모되는 내부 회로의 최대 전류는 2.7mA이며, 출력 버퍼를 포함한 전체 시스템의 전류 소모는 15mA이다. 제안된 회로는 0.125%의 DPWM duty ratio 해상도를 가지고 부하에 최대 1A까지 전류공급이 가능하며, 최대 리플 전압은 8mV이다. 동부하이텍 BCD $0.35{\mu}m$ 공정 파라미터를 이용해 시뮬레이션을 수행하여 제안된 회로의 동작을 검증하였다.

• 공업화학
• /
• 제28권6호
• /
• pp.638-644
• /
• 2017

전기이중층 커패시터(electric double layer capacitor, EDLC) 전극용 핏치계 활성탄소섬유의 고출력 특성을 향상시키기 위하여 불소와 산소 혼합가스의 다양한 불소분압에 따라 함산소불소화 표면처리를 수행하였다. 함산소불소화 처리된 핏치계 활성탄소섬유는 불소 부분압이 증가함에 따라 선형적인 불소관능기의 증가를 보였고, 산소관능기는 증가하였으나 부분압에 따라 차이가 없었다. 또한 함산소불소화를 통하여 활성탄소섬유 표면의 식각 반응으로 인하여 비표면적 및 기공부피는 감소하였으나 중간기공 부피는 약 4.5배 증가하였다. 50%의 불소가스 분압으로 처리한 활성탄소섬유의 경우 5와 50 mV/s의 전압주입속도에서 비정전용량이 약 29%와 61%로 증가함을 확인하였다. 이러한 비정전용량의 향상은 함산소불소화 처리를 통한 활성탄소섬유 표면의 산소 및 불소 관능기의 도입과 중간기공의 증가에 의한 효과로 사료된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.151-151
• /
• 1999

금속-산화막-반도체(MOS) 소자를 이용하는 집적회로의 발전은 게이트 금속의 규격 감소를 필요로 한다. 규격감소에 따른 저항 증가가 중요한 문제점으로 대두되었으며, 그동안 여러 연구자들에 의하여 금속 게이트에 관련된 연구가 진행되어 왔다. 특히 저항이 낮으며 녹는점이 매우 높은 내화성금속(refractory metal)인 텅스텐(tungsten, W)이 차세대 MOS 소자의 유력한 대체 게이트 금속으로 제안되었다. 텅스텐은 스퍼터링(sputtering)과 화학기상 증착(CVD) 방식을 이용하여 성장시킬 수 있다. 스퍼터링에 의한 텅스텐 증착은 산화막과의 접착성은 우수한 반면에 증착과정 동안에 게이트 산화막(SiO2)에 손상을 주어 게이트 산화막의 특성을 열화시킬 수 있다. 반면, 화학기상 증차에 의한 텅스텐 성장은 스퍼터링보다 증착막의 저항이 상대적으로 낮으나 산화막과의 접착성이 좋지 않은 문제를 해결하여야 한다. 본 연구에서는 감압 화학기상 증착(LPCVD)방식을 이용하여 텅스텐 게이트 금속을 100~150$\AA$ 두께의 게이트 산화막(SiO2 또는 N2O 질화막)위에 증착하여 물리 및 전기적 특성을 분석하였다. 물리적 분석을 위하여 XRD, SEM 및 저항등이 증착 조건에 따라서 측정되었으며, 텅스텐 게이트로 구성된 MOS 캐패시터를 제작하여 절연 파괴 강도, 전하 포획 메커니즘 등과 같은 전기적 특성 분석을 실시하였다. 특히 텅스텐의 접착성을 증착조건의 변화에 따라서 분석하였다. 텅스텐 박막의 SiO2와의 접착성은 스카치 테이프 테스트를 실시하여 조사되었고, 증착시의 기판의 온도에 민감하게 반응하는 것을 알 수 있었다. 또한, 40$0^{\circ}C$ 이상에서 안정한 것을 볼 수 있었다. 텅스텐 박막은 $\alpha$ 및 $\beta$-W 구조를 가질 수 있으나 본 연구에서 성장된 텅스텐은 $\alpha$-W 구조를 가지는 것을 XRD 측정으로 확인하였다. 성장된 텅스텐 박막의 저항은 구조에 따라서 변화되는 것으로 알려져 있다. 증착조건에 따른 저항의 변화는 SiH4 대 WF6의 가스비, 증착온도에 따라서 변화하였다. 특히 온도가 40$0^{\circ}C$ 이상, SiH4/WF6의 비가 0.2일 경우 텅스텐을 증착시킨 후에 열처리를 거치지 않은 경우에도 기존에 발표된 저항률인 10$\mu$$\Omega$.cm 대의 값을 얻을 수 있었다. 본 연구를 통하여 산화막과의 접착성 문제를 해결하고 낮은 저항을 얻을 수 있었으나, 텅스텐 박막의 성장과정에 의한 게이트 산화막의 열화는 심각학 문제를 야기하였다. 즉, LPCVD 과정에서 발생한 불소 또는 불소 화합물이 게이트의 산화막에 결함을 발생시킴을 확인하였다. 향후, 불소에 의한 게이트 산화막의 열화를 최소화시킬 수 있는 공정 조건의 최저고하 또는 대체게이트 산화막이 적용될 경우, 개발된 연구 결과를 산업체로 이전할 수 있는 가능성이 높을 것을 기대된다.

• 마이크로전자및패키징학회지
• /
• 제10권2호
• /
• pp.7-12
• /
• 2003

졸-겔(Sol-Gel)법으로 $SiO_2/Si$ 기판 위에 $Bi_{3.3}La_{0.7}O_{12}$(BLT) 강유전체 박막을 스핀코팅하여 Metal-Ferroelectric-Insulator-Silicon 구조의 캐패시터 소자를 제작하였다. 열처리하지 않은 BLT 박막시료를 $650^{\circ}C$와 $700^{\circ}C$의 온도에서 열처리함으로서 임의 배향을 가지는 퍼롭스카이트 결정구조를 나타내었다. 열처리 온도를 $650^{\circ}C$에서 $700^{\circ}C$로 증가시킴에 따라서 (117) 주피크의 full width at half maximum(FWHM)값이 약 $0.65^{\circ}$에서 $0.53^{\circ}$로 감소하여 결정성이 개선되었으며 결정립 크기와 $R_rms$ 값이 증가하면서 박막표면이 거칠어지는 경향을 보여주었다. $700^{\circ}C$에서 열처리한 BLT 박막시료에 대해 인가 전압에 따른 정전용량(C-V)값을 측정한 결과 5V의 인가전압에서 메모리 원도우 값이 약 0.7V를 보여주었으며, 3V의 인가전압에서 누설전류 값이 약 $3.1{\times}10^{-8}A/cm^2$을 나타내었다.

• 대한전자공학회논문지SD
• /
• 제38권10호
• /
• pp.712-720
• /
• 2001

인터넷의 확산, 이동 통신기기의 급속한 보급으로 말미암아 가전업계는 소형의 다기능의 시스템을 필요로 하고 있고, 이를 위하여 반도체 업계에 고기능, 다기능, 초소형의 시스템용의 칩을 요구하고 있다. 지수 함수적 증가하는 기능의 요구는 반도체 설계 능력을 넘어 선지 이미 오래 전이고 이를 극복하기 위하여서 반도체 업계는 여러 가지 방안을 제시하고 있다. 그러나, 이미 그 차이를 따라 잡기는 포기한 상태이고 이 갭을 줄이고자 하는 방안을 모색 중이다. 그 방안은 SoC(System On a Chip), 설계 재활용(Design Reuse)등의 개념을 활용하고 있다. 설계 재활용을 위하여서는, 반도체 지적 소유권(Intellectual Property)의 표준화와 더불어 레이아웃 자동이식에 관한 연구와 상품화가 필수적이다. 본 논문은 반도체 설계 형식 중에서 생산 공정과 밀접한 레이아웃 형식의 회로도면 처리를 자동화하여 설계와 생산 시간을 혁신적으로 단축하기 위한 연구이다. 레이아웃 형식은 특성상 도형(폴리곤)으로 구성되어 있으며, 레이아웃 형태에서 다양한 도형의 중첩이 반도체의 트랜지스터, 저항, 캐패시터를 표현함으로써, 반도체 지적소유권 의 하나의 형식으로 자주 활용되고 있다. 본 논문은 반도체 레이아웃 이식 소프트웨어 시스템의 내부 기능에 관한 설명과 처리 능력과 속도를 높이기 위한 알고리즘의 제안과 벤치마킹 결과를 보여 주고 있다. 비교 결과, 자원의 최적 활용(41%)으로 대용량의 처리 가능성을 보여 주고 있으며, 처리 속도는 평균 27배로써 이전의 벤치마킹 회로를 더욱 확장하여 그 결과를 보여 주고 있다. 이러한 비교 우위는 본 논문에 포함된 소자 처리 알고리즘과 그래프를 이용한 컴팩션 알고리즘에 기인한다.된 primer는 V. fluvialis에 종 특이성이 있으며 여러 Vibrio종으로부터 빠른 검출이 가능함을 확인하였다.로부터 빠른 검출이 가능함을 확인하였다.TEX>$^{-1}$에서는 16~20일, 30 $\mu\textrm{g}$ L$^{-1}$에서는 9~15일, 60~100 $\mu\textrm{g}$ L$^{-1}$에서는 5~9일에 걸쳐 나타났다 고농도인 60~100 $\mu\textrm{g}$ L$^{-1}$ 에서 처리 개체 중에 10% 미만이 살아있는 번데기 상태로 관찰되었다. 또한 10 $\mu\textrm{g}$ L$^{-1}$에서는 16~20 일로 비처리(l1~15일)에 비해 발생지연이 나타났다. 우화에 성공한 개체들의 암컷과 수컷의 비율에는 차이가 없었다. 번데기 상태로 치사된 시기는 비처리 시에는 13~16일 동안에 집중적으로 나타났으며 10 $\mu\textrm{g}$ L$^{-1}$에서는 6~23일로 넓은 분포를 보여 발생지연이 반영되었다. 30 $\mu\textrm{g}$ L$^{-1}$처리에서는 13~16일, 60~100 $\mu\textrm{g}$ L$^{-1}$처리에서는 6~16일 동안에 치사되는 것으로 나타났다.species and seed production for their use on smaller scale and more costly but more effective results. The use of

• 대한전자공학회논문지SD
• /
• 제45권5호
• /
• pp.12-18
• /
• 2008

본 연구는 PC(polycarbonate) 기판 위에 소스(source)/드레인(drain) 전극으로 Ag 페이스트를 스크린 인쇄하여 OTFT(organic thin film transistor)를 제작하였다. 또한 이렇게 제작된 OTFT를 적용하여 OTFT-OLED(organic light emitting diode) 어레이를 제작하였으며 OTFT의 소스 및 드레인 전극과 더불어 데이터 배선전극을 Ag 페이스트를 이용하여 형성하였다. Ag 페이스트는 스크린 마스크의 mesh에 따라 325 mesh용과 500 mesh용을 사용하였으며, 325 mesh용 페이스트는 선폭 60 ${\mu}m$, 500 mesh용 페이스트는 선폭 40 ${\mu}m$까지 인쇄가 가능하였다. 그리고 면저항은 각각 $60m{\Omega}/\square,\;133.1m{\Omega}/\square$이었다. 제작된 OTFT의 성능은 이동도가 자각 0.35 $cm^2/V{\cdot}sec$와 0.12 $cm^2/V{\cdot}sec$, 문턱전압 -4.7 V와 0.9 V이었으며, 전류 점멸비는 ${\sim}10^5$이었다. OTFT-OLED 어레이는 인쇄성이 우수한 500 mesh용 Ag 페이스트를 사용하였으며 OTFT의 채널길이를 50 ${\mu}m$로 설계하여 제작하였다. OTFT-OLED 어레이의 화소는 2개의 OTFT, 1개의 캐패시터 그리고 1개의 OLED로 구성하였고, 크기는 $2mm{\times}2mm$이며, 해상도는 $16{\times}16$ 이다. 제작된 어레이는 일부 불량 화소를 포함하고 있지만 능동형 모드로 동작함을 확인할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제45권5호
• /
• pp.40-49
• /
• 2008

Mobile-DTV 응용을 위한 분수형 주파수 합성기를 1.8V $0.18{\mu}m$ CMOS 공정으로 설계하였다. VCO는 PMOS를 사용하여 위상잡음을 감소시켰고, 인덕터와 캐패시터, 버렉터(varactor)를 선택적으로 스위칭하는 기법을 적용하여 측정 결과 800MHz-1.67GHz 대역에서 동작이 가능한 것을 확인하였다. VCO 이득 곡선의 선형 특성을 개선하기 위해서 버렉터 바이어스 기법을 사용하였고, 개수를 2개로 최소화 하였다. 추가적으로 버렉터 스위칭 기법을 사용해서 VCO 이득 저하 특성을 개선하였다. 또한, VCO 주파수 교정 블록을 사용해서 VCO 이득 저하를 개선하면서, VCO 이득의 간격을 일정하게 유지하도록 설계하였다. 분수형 주파수 분주비를 위한 시그마-델타 변조기의 설계 시 통합 모의실험 기법(co-simulation method)을 적용해서 설계의 정확성과 효율성을 향상시켰다. VCO와 PFD, CP, LF는 Cadence Spectre를 이용하여 검증하였고, 분주기는 Spectre와 Matlab Simulink, ModelSim, HSPICE를 이용하여 검증하였다. 주파수 합성기의 전체 소모 전력은 1.8V 전원 전압에서 18mW이고, VCO의 주파수 영역은 최대 주파수의 약 52.1%가 되는 것을 확인하였다. 또한 VCO의 위상 잡음은 1GHz, 1.5GHz, 2GHz 출력 주파수에서 1MHz 오프셋에서 -100dBc/Hz 이하의 잡음 특성을 확인하였다.