Abstract
The $Bi_{3.3}La_{0.7}O_{12}$(BLT) capacitors with Metal-Ferroelectric-Insulator-Silicon structure were prepared on $SiO_2/Si$ substrates by using sol-gel method. The BLT thin films annealed at $650^{\circ}C$ and $700^{\circ}C$ showed randomly oriented perovskite crystalline structures. The full with at half maximum (FWHM) of the (117) main peak was decreased from $0.65^{\circ}$ to $0.53^{\circ}$ with increasing the annealing temperature from $650^{\circ}C$ to $700^{\circ}C$, indicating the improvement in the crystalline quality of the film. In addition, the grain size and $R_rms$ , values were increased with increasing the annealing temperatures, showing the rough film surface at higher annealing temperatures. From the capacitance-voltage (C-V) measurements, the memory window voltage of the BLT film annealed at $700^{\circ}C$ was found to be about 0.7 V at an applied voltage of 5 V. The leakage current density of the BLT film annealed at $700^{\circ}C$ was about $3.1{\times}10^{-8}A/cm^2$.
졸-겔(Sol-Gel)법으로 $SiO_2/Si$ 기판 위에 $Bi_{3.3}La_{0.7}O_{12}$(BLT) 강유전체 박막을 스핀코팅하여 Metal-Ferroelectric-Insulator-Silicon 구조의 캐패시터 소자를 제작하였다. 열처리하지 않은 BLT 박막시료를 $650^{\circ}C$와 $700^{\circ}C$의 온도에서 열처리함으로서 임의 배향을 가지는 퍼롭스카이트 결정구조를 나타내었다. 열처리 온도를 $650^{\circ}C$에서 $700^{\circ}C$로 증가시킴에 따라서 (117) 주피크의 full width at half maximum(FWHM)값이 약 $0.65^{\circ}$에서 $0.53^{\circ}$로 감소하여 결정성이 개선되었으며 결정립 크기와 $R_rms$ 값이 증가하면서 박막표면이 거칠어지는 경향을 보여주었다. $700^{\circ}C$에서 열처리한 BLT 박막시료에 대해 인가 전압에 따른 정전용량(C-V)값을 측정한 결과 5V의 인가전압에서 메모리 원도우 값이 약 0.7V를 보여주었으며, 3V의 인가전압에서 누설전류 값이 약 $3.1{\times}10^{-8}A/cm^2$을 나타내었다.
