• 마이크로전자및패키징학회지
• /
• 제9권4호
• /
• pp.47-53
• /
• 2002

본 연구에서는 습식법으로 합성된 초미세분말을 원료로 사용하여 제조된 (NiCuZn)-ferrite와 시약급원료를 사용하여 제조된 (NiCuZn)-ferrite의 저온소결 특성 및 전자기적 특성을 고찰하고, 상호 비교 분석하였다. 조성은$(Ni_{0.4-x}Cu_xZn_{0.6})_{1+w}(Fe_2O_4)_{1-w}$에서 x의 값을 0.2, w의 값은 0.03으로 고정하였고, 소결은 습식법으로 합성된 분말의 경우, 초기열처리과정을 거쳐 최종적으로 $900^{\circ}C$에서, 건식법의 경우 $1150^{\circ}C$의 온도에서 진행하였다. 그 결과, 습식법으로 제조된 (NiCuZn)-ferrite는 건식법으로 제조된 (NiCuZn)-ferrite보다 $200^{\circ}C$이상 낮은 소결온도에서 높은 소결밀도 값을 가졌으며, 품질계수 등 칩인덕터에서 중요한 요소인 전자기적 특성이 우수하게 나타났다. 또한, 습식법으로 합성된 페라이트는 분말의 초기열처리온도에 따라 최종소결 특성이 크게 변하였다. 그 밖에 습식법과 건식법으로 합성한(NiCuZn)-ferrite의 결정성, 미세구조들을 XRD, SEM, TEM을 이용하여 비교 고찰하였다.

• 대한전자공학회논문지SD
• /
• 제49권6호
• /
• pp.1-8
• /
• 2012

본 논문은 패키징 인덕터를 이용한 완전 집적화된 DC-DC 벅 컨버터를 소개한다. 사용된 패키징 인덕터는 본딩 와이어와 리드 프레임의 기생 인덕턴스를 포함한다. 이들은 실리콘 위에서 구현되는 온-칩 인덕터 보다 높은 Q 인자를 가진다. 또한 본 논문은 고주파 스위칭 컨버터의 효율적인 레귤레이션을 위해 로우-스윙 게이트 드라이버를 제안한다. 로우-스윙 드라이버는 다이오드-커넥티드 트랜지스터의 전압 드롭을 이용한다. 제안된 컨버터는 $0.13-{\mu}m$ CMOS 공정을 통해 설계 및 제작되었다. 제작된 벅 컨버터의 효율은 입출력 전압비가 3.3 V/ 2.0 V와 2.8 V/ 2.3 V 일 때, 각각 68.7%, 86.6%로 측정되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 춘계학술대회
• /
• pp.824-825
• /
• 2015

본 논문은 차량 레이더용 24-GHz/77-GHz 이중 대역 CMOS 저 잡음 증폭기를 제안한다. 이러한 회로는 1.8볼트 전원에서 동작하며, 저 전압 전원 공급에서도 높은 전압 이득과 낮은 잡음지수를 가지도록 설계하였다. 제안한 회로는 TSMC $0.13-{\mu}m$ 혼성신호/고주파 CMOS 공정($f_T/f_{MAX}=120/140GHz$)으로 설계되어 있다. 전체 칩 면적을 줄이기 위해 가능한한 많은 부분에 실제 수동형 인덕터 대신 전송선을 이용하였다. 제안한 회로는 최근 발표된 연구결과에 비해 높은 전압 이득, 낮은 잡음지수 및 작은 칩 크기 특성을 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 춘계학술대회
• /
• pp.837-838
• /
• 2015

본 논문은 차량 충돌 방지 장거리 레이더용 고 이득 77-GHz CMOS 전력 증폭기를 제안한다. 이러한 회로는 1.8볼트 전원전압 및 77-GHz의 주파수에서 동작한다. 제안한 회로는 TSMC $0.13-{\mu}m$ 혼성신호/고주파 CMOS 공정($f_T/f_{max}=120/140GHz$)으로 설계되어 있다. 전체 칩 면적을 줄이기 위해 가능한한 많은 부분을 실제 수동형 인덕터 대신 전송선을 이용하였다. 제안한 회로는 최근 발표된 연구결과에 비해 가장 높은 전력이득과 가장 작은 칩 면적 특성을 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.780-781
• /
• 2014

본 논문에서는 차량 추돌 방지 단거리 레이더용 고 변환이득 및 저전력 24GHz CMOS 믹서를 제안한다. 이러한 회로는 2볼트 전원전압에서 동작하며, 저 전압 전원 공급에서도 높은 변환 이득과 낮은 잡음지수를 가지도록 설계되어 있다. 제안한 회로는 TSMC $0.13{\mu}m$ 혼성신호/고주파 CMOS 공정($f_T/f_{MAX}=120/140GHz$)으로 설계하였다. 전체 칩 면적을 줄이기 위해 실제 수동형 인덕터 대신 전송선을 이용하였다. 제안한 회로는 최근 발표된 연구결과에 비해 가장 높은 10.96dB의 변환이득, 7.6dBm의 IIP3를 보였고, 가장 적은 5mW의 소비전력 및 $0.2{\times}0.2m^2$의 칩 크기 특성을 보였다.

• 전자공학회논문지
• /
• 제54권1호
• /
• pp.33-38
• /
• 2017

본 논문에서는 채널 당 3.125-Gb/s 동작 속도를 갖는 4-채널 공통-캐소드 VCSEL 다이오드 드라이버 어레이 칩을 구현하였다. 스위칭 동작하는 메인 드라이버의 동작속도 향상을 위해, 액티브 인덕터를 사용한 전치증폭단과 이퀄라이저 기능을 탑재한 입력버퍼단으로 구성하였다. 특히 개선된 입력버퍼단의 경우, 주파수 영역의 피킹으로 대역폭 증대뿐 아니라 비교적 적은 전류로 동작하도록 설계하였다. 본 논문에서 사용한 VCSEL 다이오드는 2.2 V 순방향 전압과 $50{\Omega}$ 기생저항 및 850 fF 기생 캐패시턴스를 갖는다. 또한, 3.0 mA 변조전류 및 3.3 mA 바이어스 전류로 동작하므로, 두 개의 독립적인 전류소스로 구동 가능한 current steering 기반의 메인 드라이버를 설계하였다. 제안한 4-채널 광 송신기 어레이 칩은 $0.11-{\mu}m$ CMOS 공정을 이용하여 제작하였다. 칩 코어의 면적은 $0.15{\times}0.18{\mu}m^2$ 이며, 채널 당 22.3 mW 전력소모를 갖는다.

• 한국전자파학회논문지
• /
• 제29권5호
• /
• pp.397-400
• /
• 2018

본 논문에서는 칩 면적을 최소화한 65 nm CMOS 기반 30~46 GHz 대역 광대역 증폭기 회로의 설계 및 측정결과에 대하여 기술하였다. 전체 증폭기의 칩 면적을 줄이기 위해 결합 인덕터를 이용한 임피던스 정합회로를 사용하였다. 제작된 광대역 증폭기 회로는 9.3 dB 최대 이득, 16 GHz의 3 dB 대역폭 및 42 % 비대역폭 등의 측정 결과를 보였다. 입출력 반사 손실은 각각 35.8~46.0 GHz 대역과 28.6~37.8 GHz 대역에서 10 dB 이상이다. 공급 전압은 1.2 V이며, 소비 전력은 42 mW이다. 3 dB 대역폭 내에서의 군 지연 변화는 19.1 ps이며, 패드를 제외한 칩 면적은 $0.09mm^2$이다.

• 한국전자파학회논문지
• /
• 제16권10호
• /
• pp.989-994
• /
• 2005

위성통신 시스템의 초고주파 스위치 메트릭스(MSM)를 위한 MMIC 스위치 칩을 InGaAs/GaAs p-HEMT 공정을 이용하여 설계 및 제작하였다. MMIC 스위치는 on과 off상태에서 우수한 입출력 반사계수를 위해 흡수형으로 설계되었다. 또한, 스위치 칩의 크기를 줄이기 위해 MIM 커패시터와 spiral 인덕터의 집중소자를 이용하여 3 GHz 대역에서의 ${\lambda}/4$ 임피던스 변환기를 구현하였다. 설계된 MMIC 스위치는 $3.2\~3.6\;GHz$ 대역에서 사용할 수 있으며 $1.6\;mm{\times}1.3\;mm$의 칩 크기를 갖는다. On-wafer 측정 결과, 2 dB 이하의 삽입 손실과 56.8 dB 이상의 격리도 특성을 나타내었다. 이와 같은 측정 결과는 시뮬레이션 결과와 잘 일치하는 것이다.

• 전자공학회논문지A
• /
• 제28A권11호
• /
• pp.880-886
• /
• 1991

Multi-layered chip inductors were prepared with good magnetic properties by sintering Ni-Zn-Cu ferrites at a lower temperature. A slurry with 49.5mol%Fe$_{2}O_{3}$, 20.5mol% ZnO, 20mol% NiO and 10nol% CuO was cast into tapes with 60-100\ulcorner of thickness with a doctor blade techniques. The tapes were screen-pronted with 100% silver electrodes, layered and pressed at 250kg/cm$^{2}$ and then sintered ant 900$^{\circ}C$ for 2h. Inductance with internal electrodes printed 5, 10, and 15 turns showed 4.9, 15 and 24$\mu$, respectively, at 1MHz.

• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2004년도 하계학술대회
• /
• pp.157-159
• /
• 2004

본 논문에서는 접지면에 형성된 디펙트를 갖는 전송선로 구조인 DGS 등가회로도의 식각된 접지면에 바랙터 다이오드를 접합시켜, 그 영향을 살펴 보았다. 제시된 DGS는 아령 모양의 디펙트로 하였으며, 칩 형태의 집중소자인 인덕터와 캐패시터로 바이어스 회로를 구현하였다. 바랙터 다이오드의 DC 전압 인가에 따른 C값의 변화를 통해서 전송선로의 임피던스를 변화 시켰다. 이에 따른, 가변 전송선로의 파라미터를 추출하고, 구조 및 특성에 관하여 연구하였다.