• 한국정보전자통신기술학회논문지
• /
• 제15권5호
• /
• pp.380-386
• /
• 2022

본 논문은 적대적 생성 신경망 기법의 하나인 Pix2Pix를 활용하여 컬러색상을 입히는 경우 학습된 이미지의 빛 반사 정도에 따라 예측결과가 손상되어 나오는 부분에 집중하여 Pix2Pix 모델 적용 전 이미지 전처리 프로세스 및 모델 최적화를 위한 파라미터 테이블을 구성한다. 기존 논문에 나온 Pix2Pix 모델을 활용하여 실생활에 적용하기 위해서는 해상도에 대한 확장성을 고려해야한다. 학습 및 예측결과 이미지 해상도를 키우기 위해서는 동시에 모델의 커널 사이즈 등을 같이 맞춰주는 부분을 수정해줘야 하는데 이부분은 파라미터로 튜닝 가능하도록 설계했다. 또한 본 논문에서는 예측결과가 빛 반사에 의해 손상된 부분만 별도 처리하는 로직을 같이 구성하여 예측결과를 왜곡시키지 않는 전처리 로직을 구성하였다. 따라서 활용성을 개선하기 위하여 Pix2Pix 모델의 학습이미지에 공통적인 빛반사 튜닝 필터를 적용하는 부분과 파라미터 구성부분을 추가하여 모델 정확도를 개선하였다.

• 대한전자공학회논문지SD
• /
• 제47권1호
• /
• pp.94-101
• /
• 2010

최근 여러 개의 프로세서 및 메모리를 한 개의 칩에 구현하여 다양한 알고리즘을 구현하는 Multi-Processor System-on-Chip (MPSoC) 설계가 가능해지면서, 프로세서 간 interconnection을 최적화 하는 문제가 중요해졌다. Application에 따라서 최적 interconnection이 다르기 때문에, 체계적으로 다양한 사양에 적합한 interconnection 구조를 설계하는 방법이 필요하다. 본 논문에서는 프로세서가 4~16개 정도인 MPSoC application에서는 버스 구조가 적절한 점에 주목하여, 간단한 arbitration이 특징인 Single Arbitration Multiple Bus Accesses (SAMBA) 형 버스 구조를 이용하여, 다양한 application에 대한 성능 제약 조건을 만족하는 저비용 버스 구조를 찾는 새로운 방법을 제안하였다. 다양한 Application을 실험에 이용하여, 제안한 방법으로 성능 제약 조건 내에서 저비용 버스 구조를 찾았다. 같은 성능으로 최적화 전의 구조에 비해서 버스 분할에 필요한 로직 사용이 경우에 따라 약 50% 이상 감소한다. 또한 다양한 성능 조건에 대한 저비용 버스 구조를 찾을 수 있었다.

• 한국건설관리학회논문집
• /
• 제15권6호
• /
• pp.26-34
• /
• 2014

도로공사는 선형적이고 반복적인 공사로 공사의 특성상 건설장비에 대한 의존도가 높기 때문에, 건설장비의 효율적 운용에 의한 생산성 향상 및 공사비 절감 효과가 크다. 또한, 도로공사는 시공순서, 현장상황, 적용 공법에 따라 다양한 건설 장비의 선택이 가능하기 때문에 공정계획 시, 공종 간 연계에 따른 세부 작업 및 공법을 고려하여야 한다. 시공자는 현장조건에 맞는 작업을 선택하고 투입될 장비의 종류 및 성능, 수량 등을 사전에 파악하여, 적절한 건설장비 운용계획의 수립을 통한 경제성 향상 방안을 마련해야 한다. 하지만 한정된 유사 공사의 실적정보 및 체계적인 공사계획 방법의 부재로, 적정한 공정계획 수립이 용이하지 않으며, 공법 및 건설장비의 선정에 있어 대부분 경험과 직관에 의존한 공사를 수행하고 있다. 그 결과 시공 이전 공정계획단계에서 수립된 계획은 실행단계에서의 충분한 타당성을 확보하지 못하여 그 활용도가 제한적이다. 본 연구는 일반적인 도로공사의 초기 공정계획 수립단계에서 적용가능한 주요 공종별 공정로직을 개발하고, 공종 별 세부 시공절차 분석을 통하여 현장상황 및 공종에 적용 가능한 건설장비 운용 방안을 제시하였다. 또한 공정로직에 따른 다양한 건설장비 대안들을 대상으로 프로세스 시뮬레이션을 활용하여 경제성 기반의 최적화 장비조합 방안을 개발하였다. 개발된 방법을 이용하여, 계획단계에서의 수립된 다양한 공정계획에 대해 효율성을 평가하고 최적의 자원 선정을 위한 의사결정에 도움을 줄 것으로 판단된다.

• 대한전자공학회논문지SD
• /
• 제44권4호
• /
• pp.24-31
• /
• 2007

현재까지 다수의 버스 프로토콜과 구조가 발표되었지만, 대부분 공유 버스 구조를 가져 시스템 성능 저하의 원인이 되었다. 기존의 공유버스가 갖는 문제점들을 해결하기 위해 고성능의 버스 프로토콜인 SNP (SoC Network Protocol)와 버스 구조인 SNA (SoC Network Architecture)가 제안되었는데, 이를 수정/개선한 버스 구조를 제안하고자 한다. 개선된 SNA는 다중 마스터의 다중 버스 요청에 대해 다중 라우팅을 지원함으로써 성능을 향상시켰으며, 내부 라우팅 로직의 최적화로 면적을 감소시켰다. 또한 성능감소 없이 AMBA AHB 프로토콜과 완벽히 호환 가능한 XSNP(Extended SNP)를 인터페이스 프로토콜로 사용한다. 현재 라우팅 로직을 최적화하여 개선된 SNA의 하드웨어 복잡도가 크게 증가하지 않았고, 기존 SNP를 사용하는 IP는 호환성 문제나 성능 감소 없이 개선된 SNA를 통해 통신할 수 있다. 더불어, SNA는 AMBA AHB와 인터커넥트 버스 매트릭스를 대체할 수 있으며, 다중 채널을 동시에 보장하고 다양한 토플로지를 지원가능 하도록 설계되어 사용하는 IP 수에 따라 설계자에 의해 다양한 토플로지를 선택할 수 있다. 한편, SNA는 적은 수의 인터페이스 와이어를 가지기 때문에 오프 칩 버스로도 사용될 수 있다. 제안된 버스 구조는 시뮬레이션과 어플리케이션 동작을 통해 검증이 완료되었다.

• 대한기계학회논문집B
• /
• 제37권3호
• /
• pp.307-312
• /
• 2013

직렬형 하이브리드 자동차는 구조가 간단하고 단품들의 효율이 높기 때문에 연비성능이 우수하며, 병렬형과 비교하여 배터리, 엔진, 모터의 용량이 상대적으로 고용량인 특징을 가진다. 본 연구에서는 직렬형 하이브리드 자동차의 최적용량매칭을 통해 최적의 연비를 도출하고, 실시간 시뮬레이션 환경에서 사용될 알고리즘을 개발한다. 연구에서 진행된 용량매칭은 모터, 엔진/발전기 및 배터리를 대상으로 13개 주행 사이클에 대하여 순차적으로 이루어 졌으며, 이를 위해 Matlab 환경에서 최적화 기법인 DP(Dynamic Programming)을 사용하였다. 실시간 성능검증을 위한 차량모델은 Simulink 및 AMEsim을 기반으로 개발되었고 실시간 제어로직이 구현된 RCP(Rapid Control Proto-typing)와 연동하여 그 성능을 확인할 수 있었다.

• 한국산학기술학회논문지
• /
• 제7권3호
• /
• pp.278-284
• /
• 2006

가솔린 엔진에 비하여 디젤 엔진은 효율성, 신뢰성, 내구성 측면에서 우수한 특성을 보유하고 있다. 그러나, 디젤 엔진의 최대 약점은 카본기 물질로 알려진 분진(PM)의 방출이다. 최근 엔진 제어와 후처리를 통하여 엄격한 규제 조항에 부합하는 커다란 기술적 발전을 이룩하였다. 보다 엄격하게 진행되고 있는 환경규제를 대응하기 위하여, 본 연구에서는 배기가스 온도 증대를 통한 PM 저감 방안에 초점을 맞추었다. PM 재생 온도를 증대시키기 위하여, DPF 필터와 DOC 전방에 HC를 분사하는 방안을 제안하였다. 본 연구를 통하여, 우리는 LPG 분사 특성을 파악할 수 있는 벤치를 제작하고 관련 DB를 구축하여 LPG 분사 최적화와 ECU 제어 로직을 정량화 할 수 있었다.

• 전자공학회논문지CI
• /
• 제43권4호
• /
• pp.73-79
• /
• 2006

터보 코드는 강력한 에러정정 성능 때문에 W-CDMA(Wideband Code Division Multiple Access), CDMA2000 등의 통신 알고리즘에 적용되고 있으며, 여러 분야에서 하드웨어로 구현되어졌다. 여러 가지의 개선 알고리즘과 하드웨어 구조가 제안되어 졌으나 아직까지 하드웨어 면적, 동작속도 및 소비전력 등의 문제가 연구되어지고 있다. 본 논문에서는 하드웨어 면적과 동작속도를 향상시키기 위하여 사후확률 최적화로부터 유도된 MAX-SCALE 알고리즘을 이용한 터보코드 복호기를 설계하였으며, 제안된 회로는 Matlab과 MaxPulsII를 사용하여 성능 측정 및 FPGA 보드상에 구현되었다. 결과적으로 제안된 구조를 사용하여 FPGA에 구현했을 때, 616개의 로직 요소 (Logic Element)를 가지며 MAP(Maximum a Posteriori) 복호 알고리즘에 비해 동작속도는 56.48MHz로 약 40% 향상되었으며, 6.12%의 BER(Bit Error Rate) 성능이 향상되었다.

• 한국정보통신학회논문지
• /
• 제25권10호
• /
• pp.1403-1408
• /
• 2021

AI 프로세서를 FPGA 기반으로 구현하는 연구가 최근 활발하게 진행되고 있다. Deep Convolutional Neural Networks (CNN) 는 AI 프로세서가 수행하는 기본적인 연산 구조로서 매우 방대한 양의 곱셈을 필요로 한다. CNN 추론 연산에서 사용되는 곱셈 계수는 상수라는 점과 FPGA 은 특정 계수에 맞춰진 곱셈기 설계가 용이하다는 점에 착안하여 곱셈기를 최적화 구현할 수 있는 방법을 제안한다. 본 방법은 2의 보수와 분배법칙을 활용하여 곱셈 계수에서 값이 1인 비트의 개수를 최소화하여 필요한 적층 덧셈기의 개수를 절감한다. CNN 을 FPGA 에 구현한 실제 예제에 본 방법을 적용해본 결과 로직 사용량은 최대 30.2%까지, 신호 전달 지연은 최대 22%까지 줄어들었다. ASIC 전용 칩으로 구현할 경우에도 하드웨어 면적은 최대 35%까지, 신호 전달 지연은 최대 19.2%까지 줄어드는 것으로 나타났다.

• 전기전자학회논문지
• /
• 제22권2호
• /
• pp.440-445
• /
• 2018

본 논문은 미지 유동환경에서 다중 이동로봇들의 주행문제에 대한 연구결과이다. 여기에서 환경은 로봇에게는 알려져 있지 않기 때문에 로봇의 몸체에 부착된 근접센서들을 이용하여 주변환경들을 감지하여야 하고, 로봇이 충돌 없이 경로를 추적하여 목표지점에 도착하도록 기본 방책들을 조합한 지능주행 방법을 제안하였다. 이러한 대부분 기법들은 퍼지논리 제어기들을 이용하여 구현하였으며, 모든 로봇에 동일하게 적용하였다. 퍼지 제어기의 성능을 향상시키기 위해서 유전 알고리즘을 이용하여 퍼지 제어기의 membership function과 rules set를 진화시켰다. 모의실험 결과 제안한 방법이 주행문제에 긍정적인 결과가 있음이 증명되었다.

• 대한전자공학회논문지SD
• /
• 제37권1호
• /
• pp.67-74
• /
• 2000

개선된 조건 합 가산기를 이용한 저전력 고속 $54{\times}54$-bit 곱셈기를 설계했다. 지연시간을 감소시키기 위해, Booth's Encoder 없이 높은 압축 율을 갖는 압축기들과 Carry 발생블록을 분리시킨 108-bit 조건 합 가산기를 제안하였다. 또한, 지연시간과 전력소모를 최적화하기 위해 패스 트랜지스터로직을 사용한 설계기법을 제안하였다. 제안된 곱셈기는 기존 곱셈기구조에 비해 약 12%의 지연시간과 5%의 전력소모가 감소하였으며, 0.65${\mu}m$ CMOS(Single-poly, triple-metal)공정을 사용하여 $6.60{\times}6.69mm^2$의 칩 크기와 공급전압 3.3V에서 13.5ns의 지연시간을 갖는다.