• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.41 no.7
• /
• pp.63-70
• /
• 2004

This paper describes the link layer and physical layer of the Serial ATA which is the next generation for parallel ATA specification that defines data transfer between PC and peripheral storage devices. The link layer consists of CRC generation/error detection, 8b/10b decoding/encoding, primitive generation/detection block. For the physical layer, it includes CDR(Cock Data Recovery), transmission PLL, serializer/de-serializer. It also includes generation and receipt of OOB(Out-Of-Band) signal, impedance calibration, squelch circuit and comma detection/generation. Additionally, this chip includes TCB(Test Control Block) and BIST(Built-In Selt Test) block to ease debugging and verification. It is fabricated with 0.18${\mu}{\textrm}{m}$ standard CMOS cell library. All the function of the link layer operate properly. For the physical layer, all the blocks operate properly but the data transfer is limited to the 1.28Gbps. This is doe to the affection or parasitic elements and is verified with SPICE simulation.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.29 no.9C
• /
• pp.1219-1226
• /
• 2004

The objective of this paper is to proposed a new Hybrid Interference Cancellation(HlC) receiver to cancel MAI in a multirate DS-CDMA system based on multiple processing gain(MPG). We propose a new improved HIC scheme that divides the active users with different data rates split into a number of groups for effectives cancellation Between each group, GW-PIC is performed to cancel other group signals and within them, SIC is carried out to remove multiple access interference in group. We analyze the performance of the proposed receiver in terms of the bit error rate(BER) and examine its performance. As a conclusion, computer simulations show that the proposed schemes outperforms adaptive multistage PIC and conventional SIC receiver over AWGN channel.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.28 no.1A
• /
• pp.47-53
• /
• 2003

This paper describes the design of a 155 Mb/s multiplexer-demultiplexer chip. This device for a 2.5 Gb/s SDH based transmission system is to interleave the parallel data of 51 Mb/s into 155 Mb/s serial data output, and is to deinterleave a serial input bit stream of 155 Mb/s into the parallel output of 51 Mb/s The input and output of the device are TTL compatible at the low-speed end, but 100K ECL compatible at the high-speed end The device has been fabricated with a 0.7${\mu}m$ BiCMOS gate array The fabricated chip shows the typical phase margin of 180 degrees and output data skew less than 470 ps at the high-speed end. And power dissipation is evaluated under 2.0W.

• Journal of KIISE:Computing Practices and Letters
• /
• v.5 no.3
• /
• pp.351-359
• /
• 1999

최근 IEEE-1394 직렬버스는 컴퓨터와 가전기기가 결합된 차세대 가정 자동화를 위한 통신 기술로 주목받고 있다. 본 논문은 이러한 1394 버스에서 사용할 수 있는 PC용 화상 전화시스템 (VPS) 구현에 대한 내용을 기술한 것이다. 개발된 화상 전화 시스템은 기본적으로 고품질의 오디오와 비디오를 실시간으로 전송할수 있으며 온라인 문자정보를 교환을 위한 채팅기능과 사용중 문서나 이미지를 전달할 수 있는 고속 파일 전송 기능을 부가적으로 제공하고 있다. VPS는 내부적으로 실시간 처리기능이 없는 일반 PC 운영체제에서 실시간 전송이 가능한 1394 버스를 사용할 때 컴퓨터 시스템이 불안정해지는 문제를 피하고 손실에 민감한 오디오를 보호하기 위하여 부하에 따라 비디오 처리를 조절하는 비대칭적 버퍼제어기법을 사용하고 있다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.48 no.2
• /
• pp.1-6
• /
• 2011

This paper describes a phase modulation I/O (PMIO) serial interface circuit that supports 1Gbps transfer rate with 12mW power consumption at 1.2V supply. The proposed PMIO which consists of TX and RX blocks utilizes a phase modulation technique. The rising edge is fixed to get the clock phase information and falling edge has multi positions for the multi-data information to increase the transfer rate. The designed circuit use the 16 possible falling edge positions. The data transfer rate is four times faster than the clock rate. The circuit has been implemented using $0.13{\mu}m$ CMOS process. Measured results show the circuit exhibits peak-to-peak jitters of transfer data (phase data) and recovery data.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2002.05c
• /
• pp.1-5
• /
• 2002

본 논문에서는 UART(Universal Asynchronous Receiver-Transmitter)를 soft IP(Intellectual Property) 모듈 형태로써 VLSI 설계과정을 통하여 구현하였다. 이 모듈은 현재 각종 통신 디바이스에서 최하 말단에서 직렬 데이터를 시스템으로 받아들이거나 병렬 데이터를 직렬 라인에 실어 보내는 중요한 역할을 담당한다. 본 연구에서 설계한 UART는 간단한 모듈 형태로 제작되어 있어 Verilog-HDL을 사용하여 직렬 송ㆍ수신을 필요로 하는 시스템에 내장되어 사용될 수 있다. 본 논문에서는 설계 순서에 따라 UART를 설계하고 Simulation을 하고 Synopsys Tool을 사용하여 Compile 과 Synthesis 후 Gate Area 와 Belay를 검출해 내었다. 합성결과 0.25$\mu$m 공정의 CMOS Cell Library를 사용하였을 경우 전체 면적은 1,013 gate가 나왔다. 본 논문에서 설계한 UART의 최장경로가 최대 4.12ns로 나타났으며, 최대 동작 클럭 주파수는 200MHz 로써 150Mbps 이상의 전송 속도를 가진다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2009.05a
• /
• pp.903-906
• /
• 2009

In this contribution, we designed a serial port interface (SPI) suitable for embedded systems, especially for Bluetooth baseband. Proposed architecture is compatible for the APB bus in AMBA bus architecture. The 8-bit design of the SPI module is in charge of transferring the data and the instructions between the external devices and the coprocessors. We adopted the cyclic redundancy check method for the error correction. Also, we provided the interface for multimedia cards. The designed SPI module was automatically synthesized, placed, and routed. Implementation was performed through the Altera FPGA and well operated at 25MHz clock frequency.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10c
• /
• pp.605-607
• /
• 1999

직렬 버스는 예약 대역폭을 보장해 주는 등시성 전송모드를 제공하고 있지만 실시간 가변비트율(VBR)의 데이터를 전송할 경우 많은 대역폭이 낭비되는 문제점을 가지고 있다. 본 논문은 이러한 문제를 개선하기 위하여 예약된 등시성 전송에는 영향을 주지 않으면서 남아있는 가용 등시성 대역폭을 이용하여 실시간 VBR 데이터를 효과적으로 전송하는 기법에 대한 것이다. 제안된 전송기법의 유용성을 확인하기 위하여 자체 개발한 1394 버스 시뮬레이터상에서 다수의 MPEG 비디오 데이터를 가지고 실험을 하였다. 실험 결과, 제안기법을 사용할 경우 전송 지연을 발생시키지 않고 등시성 대역폭을 평균 비트율 수준까지 낮추어 할당할 수 있음을 확인하였다.

• The Journal of the Convergence on Culture Technology
• /
• v.4 no.4
• /
• pp.379-385
• /
• 2018

The transmission of analog signals through Galvanic isolators often results in signal distortion. Optocoupler gain is temperature dependent and also varies considerably, which would cause deformations of analog signals. Digital isolators have better noise immunity than analog, and digital transmission is a cost-effective noise rejection method for multichannel analog signals, which can solve temperature-induced signal distortion problems. Digital data, converted from multichannel analog signals, can be transmitted through a single optocoupler. We proposed advanced circuits and data frame for robust transmission of multichannel analog signals. Numerical experiments were performed to investigate distortion of multichannel analog signals during transmission.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 1998.11a
• /
• pp.389-393
• /
• 1998

SSB, VHF 등의 장비에 의한 무선통신은 아직도 중요한 정보전달의 수단으로 사용되고 있으며, 무선국으로부터 원거리에 설치되는 장비에 대해서는 전용회선을 사용하여 원격제어로 송ㆍ수신을 행하고 있다. 그러나 무선국에서 다수의 사용자가 다수의 장비에 임으로 접속하고 운용을 해야하는 환경에서는 ICS(Intergrated Communication System:통합통신시스템)의 회선접속 제어기가 요구된다. 본 논문에서는 ICS의 개발을 위하여 ASK(Amplitude Shift Keying) 변조방식에 의한 PTT(Press To Talk) 제어와 신호의 전송회로를 구성하여 실험하였고, 멀티-프로쎄싱에 의한 회선접속 제어기를 설계하여 통합 통신운용에 대한 알고리즘을 연구하였다. Keying에 의하여 m 신호를 단속하였고 지속되는 PTT 신호에 음성신호를 합성시켜 전송시키는 형태의 ASK 변조방식을 취하여 전송되도록 하였고, 회선접속 제어기는 master와 다수의 slave 프로쎄서를 멀티-프로쎄싱의 직렬데이터 전송방식으로 프로쎄서 상호간에 데이타가 전달되도록 구성하였다. 이에 따른 S/W 는 멀티-프로쎄싱의 인터럽트기법을 최대한 활용하여 원하는 회선에 정확히 접속되어 통신이 이루어지도록 설계하였다. 따라서 이 연구는 주파수 자원의 고갈과 통신량의 증가에 대한 대책의 일환으로 저비용의 시설로 재래식 장비의 운용 효율을 증대시키는 기술의 개발에 목적이 있다.