Low Power Serial Interface I/O by using Phase Modulation

위상변조를 이용한 저 전력 입출력 인터페이스 회로

  • 박형민 (인하대학교 전자전기공학부) ;
  • 강진구 (인하대학교 전자전기공학부)
  • Received : 2010.12.08
  • Published : 2011.02.25

Abstract

This paper describes a phase modulation I/O (PMIO) serial interface circuit that supports 1Gbps transfer rate with 12mW power consumption at 1.2V supply. The proposed PMIO which consists of TX and RX blocks utilizes a phase modulation technique. The rising edge is fixed to get the clock phase information and falling edge has multi positions for the multi-data information to increase the transfer rate. The designed circuit use the 16 possible falling edge positions. The data transfer rate is four times faster than the clock rate. The circuit has been implemented using $0.13{\mu}m$ CMOS process. Measured results show the circuit exhibits peak-to-peak jitters of transfer data (phase data) and recovery data.

본 논문은 위상 변조를 이용한 직렬 인터페이스 입출력 회로를 설계 하였다. 설계된 직렬 입출력 인터페이스 회로는 수신부와 송신부로 구성되어 있다. 제안하는 위상변조 데이터 전송 방식은 상승 에지 위상은 고정시켜 클록 정보로 사용하고 하강에지 위상을 전송되는 데이터에 따라 변조하여 오프-칩 인터페이스에서도 적용 가능한 효율적인 데이터 전송 방식을 사용한다. 제안하는 회로는 16개의 하강 에지 위상을 사용하여 한 클록 주기마다 4비트씩 데이터를 전송함으로써 시스템에서 사용되는 클록 속도보다 4배 빠른 전송 속도를 갖는 저 전력 회로다. 본 논문에서는 0.13um CMOS 공정을 이용하여 설계 및 검증을 수행 하였고, 칩 면적 $2mm^2$ 하에서 1Gb/s 전송 속도와 12mW의 소비 전력을 갖는다.

Keywords

References

  1. Kazutaka Nogami, Abbas EI Gamal, "A COMS 160Mb/s Phase Modulation I/O Interface Circuit," ISSCC94, pp. 108-109, Feb. 1994.
  2. Behzad Razavi, "Design of Analog CMOS Integrated Circuits" Mc Graw Hill, pp. 48 - 93, 483 - 576.
  3. J.G. Manteatis, Jeaha Kim, Iain McClatchie, Jay Maxey, "Self-Biased High-Bandwidth Low-Jitter 1-to-4096 Multiplier Clock Generator PLL," IEEE Journal of solid-state circuits, Vol. 38, No. 11, Nov. 2003, pp.1795-1803. https://doi.org/10.1109/JSSC.2003.818298
  4. Kavita Khare, Nilay Khare, Pallavi Deshpande, "Phase frequency detector of delay locked loop at high frequency" ICSE 2008 Proc., Jonor Bahru, Malaysia, pp.113-116.
  5. Peter Sutton, "Partial Charater Decoding for Improved Regular Expression Matching in FPGAs," ICFPT 2004.