• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 추계학술대회
• /
• pp.356-359
• /
• 2017

교육부의 운영계획에 따라서 학교당 1~2개 교실에 전자칠판(IWB, Interactive White Board)이 보급되었다. 따라서, 두상투영기(OHP, Overhead Projector)와 스크린 대신에 실물화상기와 전자칠판이 그 역할을 대신하게 되었다. 하지만 촬상소자와 디스플레이 장치의 발전 속도를 따라가지 못하고, 활용도가 떨어지는 경우가 많았다. 본 연구에서는 스마트폰의 카메라를 이용하여 고해상도의 이미지를 획득할 수 있도록 연구한다. 획득한 고해상도의 이미지를 전자칠판이나 대형 TV로 무선 통신으로 지연시간 없이 전송할 수 있도록 와이기그(WiGig, Wireless Gigabit) 기술을 이용한다. 또한 스마트폰 카메라에 넓은 화각(FOV, Field of View)의 렌즈를 탑재하여 출시하는 것에 반하여, 현미경 렌즈를 이용하여 스마트폰으로 특정 부분을 400배까지 확대하여 관찰할 수 있도록 한다. 본 연구결과로 교육 및 연구 현장에서 실시간 400배 확대의 활성화 자료로서 사용될 것이다.

• 한국산학기술학회논문지
• /
• 제15권2호
• /
• pp.1051-1058
• /
• 2014

본 논문에서는 PSPICE 프로그램을 이용하여 멤리스터 소자의 전기적 특성을 해석하였다. 멤리스터의 PSPCE 회로해석을 위한 모델링을 제안하고, 멤리스터의 전류-전압 특성을 분석하였고, 멤리스터의 입력전압에 따른 비선형 저항의 변화를 DC해석과 과도해석을 통하여 확인하였다. 또한, 멤리스터 저항의 직렬과 병렬연결에 따른 특성변화를 보았다. 한편, 멤리스터와 커패시터로 이루어진 M-C 회로를 구성하여 충전과 방전특성의 변화를 종래의 R-C회로와 비교분석하였다. 250 Hz의 구형파 입력신호 인가 시, 멤리스터-커패시터 회로의 경우에, 상승시간(Tr) 0.58 ms, 하강 시간 (Tf) 1.6 ms, 지연시간 0.6ms를 나타내었다.

• 마이크로전자및패키징학회지
• /
• 제27권4호
• /
• pp.67-75
• /
• 2020

본 논문에서는 LCP(Liquid Crystal Polymer) 기판을 적용하여 35 GHz 대역 회로에서 사용될 수 있는 커패시터 및 인덕터를 다양한 용량으로 구현하였다. 회로에 적용하는 데에 따라 높은 용량을 갖는 수동소자가 필요하고, 이는 기본 구조인 전극형 커패시터와 Spiral 구조 인덕터로 설계할 수 있으나, 이 구조는 SRF(Self-Resonant Frequency)가 사용 주파수인 35 GHz 보다 낮아 고주파 영역에서는 사용 불가능하다. 이러한 주파수 한계를 발견하여, 본 논문에서는 DC와 고주파 영역 사용 수동소자를 분류하여 고안하였다. 기본 구조는 DC와 같은 낮은 주파수 사용에 적합하며, 35 GHz 대역인 고주파용으로는 마이크로스트립 λ/8 길이 stub 구조로 설계하였으며, open 및 short stub 구조는 각각 커패시터 및 인덕터로 동작하고, stub의 임피던스로부터 계산식을 통해 용량 값을 추출할 수 있다. 유전율 2.9인 LCP 기판으로 제작하고 측정하여, DC 사용 기본 구조 커패시터와 인덕터는 각각 1.12 ~ 13.9 pF, 0.96 ~ 4.69 nH 용량의 라이브러리를 구성하였다. 고주파 영역에서 사용 가능한 stub 구조의 커패시터와 인덕터는 각각 0.07 ~ 2.88 pF, 0.34 ~ 1.27 nH 으로 라이브러리를 구축하였다. 측정을 통해 용량 값을 다양화하는 방법을 검증하였으므로 더욱 세분화된 라이브러리를 구축할 수 있으며, 이들은 사용 주파수 35 GHz 대역의 TRM(Transmit-Receive Module)에서 동작 회로와 집적화가 가능하고, 회로에 적절히 활용될 수 있는 수동소자의 대안이 될 것이다.

• 전자공학회논문지
• /
• 제53권7호
• /
• pp.17-26
• /
• 2016

본 논문에서는 무선 통신 시스템 및 휴대용 비디오 처리 시스템과 같은 다양한 시스템 반도체 응용을 위한 12비트 60MS/s 0.18um CMOS Flash-SAR ADC를 제안한다. 제안하는 Flash-SAR ADC는 고속으로 동작하는 flash ADC의 장점을 이용하여 우선 상위 4비트를 결정한 후, 적은 전력 소모를 갖는 SAR ADC의 장점을 이용하여 하위 9비트를 결정함으로써 해상도가 증가함에 따라 동작 속도가 제한이 되는 전형적인 SAR ADC의 문제를 줄였다. 제안하는 ADC는 전형적인 Flash-SAR ADC에서 고속 동작 시 제한이 되는 입력 단 트랙-앤-홀드 회로를 사용하지 않는 대신 SAR ADC의 C-R DAC를 단일 샘플링-네트워크로 사용하여 입력 샘플링 부정합 문제를 제거하였다. 한편, flash ADC에는 인터폴레이션 기법을 적용하여 사용되는 프리앰프의 수를 절반 수준으로 줄이는 동시에 SAR 동작 시 flash ADC에서 불필요하게 소모되는 전력을 최소화하기 위해 스위치 기반의 바이어스 전력 최소화 기법을 적용하였다. 또한 고속 동작을 위해 SAR 논리회로는 TSPC 기반의 D 플립플롭으로 구성하여 범용 D 플립플롭 대비 논리회로 게이트 지연시간을 55% 감소시킴과 동시에 사용되는 트랜지스터의 수를 절반 수준으로 줄였다. 시제품 ADC는 0.18um CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 12비트 해상도에서 각각 최대 1.33LSB, 1.90LSB이며, 60MS/s 동작 속도에서 동적성능은 최대 58.27dB의 SNDR 및 69.29dB의 SFDR 성능을 보인다. 시제품 ADC의 칩 면적은 $0.54mm^2$이며, 1.8V 전원전압에서 5.4mW의 전력을 소모한다.

• 한국정보처리학회논문지
• /
• 제3권4호
• /
• pp.947-960
• /
• 1996

우수한 성능의 ATM 스위칭 시스템 개발을 위한 주요 목표가 셀 손실, 셀지연 및 처리율의 저하를 최소화하는데 있으며, 이러한 목적에 가장 적합한 ATM스위치 소자가 램덤 액세스 메모리 및 제어 논리에 의해 수행되는 공유 버퍼 메모리 스위치(shared buffer memory switch)이다. 이 스위치는 입력 포트의 수가 증가할 수록 VLSI의 제조가 어렵기 때문에 최근의 소용량 및 대용량의 ATM 스위치는 8$\times$8,600 b/s 또는 16$\times$16,150 Mb/s의 단위 스위치를 사용하여 32$\times$32(4.9 Gb/s), 150Mb/s의 스위치를 구현하는 스위치 모듈 방법을 사용하고 있다. 본 논문에서는 단위 공유 버퍼 메모리 스위치의 버퍼 공유에가 위한 전체 메모리 감소 효과를 만족하는 버퍼 용량을 해석적 으로 평가하고, 트래픽 조건에 따른 셀 손실율을 컴퓨터 시뮬레이션한 결과를 제시 하며 또한, 스위치 모듈 방법을 이용하는 소용량 및 대용량 ATM 스위치 마의 특징을 분석,이 결과를 바탕으로 현재 각국에서 연구중인 32$\times$32, 150Mb/s의 스위치 구조를 제시하며, 궁극적으로 위 주요 목표들을 만족하는 소용량 및 대용량의 ATM 스위칭 시 스템을 위한 고속 스위칭 망 구조를 제시한다.

• 한국산학기술학회논문지
• /
• 제17권7호
• /
• pp.42-48
• /
• 2016

본 논문에서는 플라이백 DC-DC 컨버터에 사용되는 출력전압 정보를 보다 정확하게 감지하는 피크검출기를 집적회로로 설계하였다. 제안하는 피크검출기의 회로는 하나의 op-amp와 세 개의 트랜지스터로 이루어져 있다. 제안하는 회로는 단순한 구조로 이루어져 있기 때문에 제안하는 회로는 출력전압을 감지하는 과정에서 지연시간을 최소화 할 수 있다. 회로에서 op-amp와 몇 개의 트랜지스터를 사용함으로써, 제안하는 피크검출기가 종래의 커패시터와 다이오드로 설계된 피크검출기를 대신해 칩의 집적화가 가능해지고, 플라이백 컨버터의 모듈을 구성하는 소자가 트랜지스터로 대체되고 칩의 면적이 줄어들어 가격을 줄일 수 있다. 제안하는 회로는 0.35 um CMOS 공정을 이용하여 칩으로 제작하여 측정하였고, 칩 측정결과 모의실험결과와 잘 일치함을 보였다. 시뮬레이션 결과 사인파의 입력신호를 출력신호가 최대 0.3 ~ 3.1 %의 오차 범위 내에서 피크전압을 유지하는 것을 확인하였다. 칩 측정결과 모의실험결과와 잘 일치함을 보였다. 제안하는 회로의 결과를 통하여 종래의 피크검출기 회로의 좋지 않은 레귤레이션을 향상시키기 위하여 높은 플라이백 컨버터의 동작을 보일 수 있다. 플라이백 컨버터의 출력전압을 정확하게 감지하여 안정적인 컨버터 동작을 할 수 있을 것으로 사료된다.

• 한국음향학회지
• /
• 제22권3호
• /
• pp.217-223
• /
• 2003

30 ㎑의 초음파 (ultrasonic wave)의 미세 진동에 의해서 유도된 음향유동 (acoustic streaming)에 의한 공기대류를 이용한 새로운 냉각방법을 소개한다. 초음파 진동은 압전소자 (piezoelectric device)에 의해서 얻어지며 50 m 정도의 진동진폭을 얻기 위해 기계적 진동 증폭자인 혼 (horn)을 추가하여 전체 진동 시스템이 공진하도록 구성된다. 음향유동에 의한 열전달 효과의 상승을 측정하기 위해 열원 (heat source) 및 열원 주위의 대기의 온도변화를 실시간으로 측정하였다. 초음파 진동 시작 후 시간지연 없이 음향유동이 유도되어 진동자 주위의 대량의 공기유동으로 인한 급격한 온도감소가 관찰되었다. 또한 열원과 진동자와의 거리가 방사 (radiation)되는 음파 (sound wave)의 반파장 (half wave length)의 정배수가 될 때 열원의 냉각효과가 극대화됨을 실험적으로 관찰하였다. 이는 음파의 공진현상에 기인한 것으로 이론적 고찰을 통한 검증 또한 수행되었다. 음향유동을 이용한 냉각법의 장점은 초음파 진동을 이용하기 때문에 무소음이며 이동 형태의 부품이 없기 때문에 반영구적으로 사용할 수 있다. 또한 기존의 전기모터를 이용한 냉각팬 (cooling fan)으로는 냉각이 어려운 초소형 기전시스템 (MEMS)의 냉각법으로 사용될 수 있는 첨단 냉각방법이다.

• 전자공학회논문지T
• /
• 제36T권4호
• /
• pp.71-81
• /
• 1999

시간제약 조건하에서 순차회로를 위한 새로운 CPLD(Complexity Programmable Logic Device) 기술 매핑 알고리즘을 제안한다. 본 기술매핑 알고리즘은 주어진 순차회로의 궤환을 검출한 후 궤환이 있는 변수를 임시 입력 변수로 분리한 후 조합논리 부분을 DAG(Directed Acyclic Graph)로 표현한다. DAG의 각 노드를 검색한 후, 출력 에지의 수가 2이상인 노드를 분할하지 않고 노드만을 복제(replication)하여 팬 아웃 프리 트리로 재구성한다. 이러한 구성 방법은 주어진 시간 조건 안에서 최소의 면적을 가질 수 있으며 처리 시간을 고려하기 위한 것이다. 기존의 CPLD 기술 매핑 알고리즘인 TEMPLA의 경우 팬 아웃 프리 트리를 구성할 때 출력 에지의 수가 2이상인 노드를 서브 그래프로 분할함으로서 매핑 결과 시간 제약 조건을 초과할 수 있다. 또한, TMCPLD(Technology Mapping for CPLD)의 경우는 출력 에지의 수가 2 이상인 노드를 포함한 트리를 복제하여 전체의 노드수가 증가되어 전체 수행시간이 길어지는 단점을 가지고 있다. 이러한 단점을 보완하기 위해 노드만을 복제한 팬 아웃 프리 트리의 구성방법을 제안한다. 시간제약 조건과 조사의 지연시간을 이용하여 그래프 분할이 가능한 다단의 수를 정하고, 각 노드의 OR 텀수를 비용으로 하는 초기비용과 노드 병합 후 생성될 OR 텀수인 전체비용을 계산하여 CPLD를 구성하고 있는 CLB(Configurable Logic Block)의 OR텀수보다 비용이 초과되는 노드를 분할하여 서브그래프를 구성한다. 분할된 서브그래프들은 collapsing을 통해 노드들을 병합하고, 주어진 소자의 CLB안에 있는 OR텀 개수에 맞게 Bin packing를 수행하였다. 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 기존의 CPLD 기술 매핑 툴인 TEMPLA에 비해 CLB의 수가 15.58% 감소되었다.

• 한국진공학회지
• /
• 제7권4호
• /
• pp.368-373
• /
• 1998

초고집적 회로의 미세화에 따라 다층배선에서 기생저항(parasitic resistance)과 정전 용량의 증가는 RC시정수(time constant)의 증가로 인하여 소자의 동작속도를 제한하고 있 다. 이로 인하여 발생되는 배선지연의 문제를 해결하기 위하여 매우 낮은 유전상수를 갖는 층간 절연물질이 필요하다. 이러한 저유전상수 층간절연물질로서 현재 유기계 물질중의 하 나인 a-C:F이 주목받고 있는 물질이다. 본 연구에서는 ECRCVD를 이용하여 a-C:F박막과 Si기판사이의 밀착력을 향상시키기 위하여 a-C:H박막을 500$\AA$증착한 후 a-C:F을 증착전력 500W에서 원료가스의 유량비($C_2F_6, CH_4/(C_2F_6+CH_4)$))를 0~1.0까지 변화시키면서 상온에서 증착하 였다. a-C:F박막의 특성은 SEM, FT0IR, XPS, C-V meter와 AFM등을 이용하여 두께, 결 합상태, 유전상수, 표면형상 및 표면 거칠기를 관찰하였다. a-C:F박막에서 불소함량은 가스 유량비가 1.0일 경우에는 최대 약31at.%정도 검출되었으며, 가스 유량비가 증가됨에 따라 증 가하였다. 또한 유전상수는 a-C:H의 유전상수 $\varepsilon$=3.8에서 $\varepsilon$=2.35까지 감소하였다. 이는 영 구 쌍극자 모멘트가 1.5인 C-H결합은 감소하고 영구 쌍극자 모멘트가 0.6, 0.5인 CF, CF2결 합이 증가하였기 때문이다. 하지만 $400^{\circ}C$에서 질소분위기로 1시간 동안 furnace열처리 후에 가스유량비가 1.0인 a-C:F박막에서 불소의 함량이 감소하여 C-F결합이 줄어들었다. 이로 인하여 유전상수가 열처리전의 2.7에서 열처리후 3.2까지 상승하였다.

• 대한전자공학회논문지TC
• /
• 제43권1호
• /
• pp.111-120
• /
• 2006

본 논문에서는 유무선 통합을 위한 광대역 액세스 망의 연결을 지원하는 파장 분할 다중화 (Wavelength Division Multiplexing; WDM) 메트로(metro) 망을 위한 노드 구조를 제안한다. 또한 노드 구조의 기능과 망 요구 사항을 고려한 매체 접근 제어 (Medium Access Control; MAC) 프로토콜을 제안하고 성능을 비교, 평가한다. 광통신 백본 망과 액세스 망사이의 병목현상을 해결하기 위하여 WDM 서브 캐리어 다중화 기술, 광소자 기술 등을 살펴보고 고비용 자원에 해당하는 파장 채널의 공유를 위한 액세스 노드 구조를 제안한다. 또한 제안된 기능 모델을 이용하여 기존 SS (Source-Stripping) MAC 프로토콜을 분석하고 슬롯 재사용성을 높이기 위한 DS+SS (Destination-Stripping and Source-Stripping)와 DS+IS(Destination-Stripping and Intermediate-Stripping) MAC 프로토콜을 제시한다. 제안된 프로토콜은 다른 파장 그룹의 목적지 노드로 슬롯이 전송되는 경우에 목적지에 따라서 슬롯의 제거를 중간 액세스 노드나 근원지 노드에서 수행한다. 따라서 전송된 슬롯의 불필요한 망 순환을 줄임으로써 슬롯 재사용성이 증가한다. 슬롯 재사용성에 의한 대역 효율성과 노드의 최대 처리율을 예측하기 위하여 수치적 분석을 수행하며 네트워크 시뮬레이션을 통하여 처리율 검증과 전송 지연, 전송 공정성 등의 다양한 성능 파라미터를 기존 프로토콜과 비교 평가한다.