• 제목/요약/키워드: 주파수 합성기

검색결과 427건 처리시간 0.032초

DVB-RCS 전송을 위한 광대역 디지털 주파수 합성기 설계 및 구현 (Design and Implementation of Wideband Digital Frequency Synthesizer for DVB-RCS)

  • 김영완
    • 한국정보통신학회논문지
    • /
    • 제11권2호
    • /
    • pp.223-228
    • /
    • 2007
  • 본 논문에서는 고속 주파수 도약과 높은 주파수 분해도 그리고 광역 주파수 신호를 발생하는 디지털 주파수 합성기를 설계하고 구현한다. 고속 주파수 도약과 미세한 도플러 주파수 보정을 위한 높은 주파수 분해도를 갖는 DDS 기술과 직접 주파수 변환을 위한 광대역 PLL 기술을 적용하여 DVB-RCS 전송을 위한 전송 중간 주파수 신호를 직접 발생하는 주파수 합성기를 구현한다. $2.5{\sim}3.0$ GHz 대역의 500 MHz 사용 주파수 대역내에서 -50 dBc 이하의 스퓨리어스 신호 억압을 제공하고, 0.233 Hz의 세밀한 주파수 분해도와 125 ns 이하의 고속 주파수 도약 특성을 갖는 DFS구조를 갖는다. 또한 제작된 DFS는 광대역 사용주파수 영역에서 3 dB 이내의 이득 평탄도를 나타내었으며, 위상잡음은 1 KHz ?낵쩔【? -75 dBc/Hz의 양호한 특성을 나타내었다.

낮은 바렉터 제어 전압을 이용한 광대역 주파수 합성기 설계 (Design of a Wideband Frequency Synthesizer with Low Varactor Control Voltage)

  • 원득호;최광석;윤상원
    • 한국전자파학회논문지
    • /
    • 제21권1호
    • /
    • pp.69-75
    • /
    • 2010
  • 본 논문에서는 클랩형 전압 제어 발진기 회로를 바탕으로 UHF 대역에서 광대역 주파수 합성기를 설계하는 방법을 제시하였다. 전압 제어 발진기의 동작 조건 중 부성 저항 회로와 부하 회로의 위상 변화 특성을 해석하여 동작 범위를 증가시킬 수 있는 방법을 제안하였다. 이러한 방법을 적용하여 광대역 전압 제어 발진기를 설계하고, PLL 기반의 광대역 주파수 합성기를 설계하고 제작하였다. 제작된 주파수 합성기는 0~5 V의 버랙터 제어 전압에서 740~1,530 MHz의 발진 주파수 범위를 갖고, 2~-6 dBm의 출력 전력을 얻었다. 또한 위상 잡음은 10 kHz에서 -77 dBc/Hz, 100 kHz에서 -108 dBc/Hz로 측정되었다.

DDS를 이용한 주파수 합성기 설계 및 그 성능평가에 관한 연구 (A Study on the Frequency Synthesizer using the DDS and its Performance Evaluation)

  • 이헌택
    • 한국전자통신학회논문지
    • /
    • 제7권2호
    • /
    • pp.333-339
    • /
    • 2012
  • 통신의 세계적 흐름은 고속화와 디지털화 그리고 대용량화의 추세로 흐르고 있다. 또한 한정된 자원인 주파수를 효율적으로 이용하기 위하여 대역확산 방식이 대표하여 그 주를 이루고 있다. 주파수 합성기로서 통신시스템에 많이 이용되고 있는 PLL(Phase Lock Loop)은 위상잡음 등 여러 가지 문제점을 가지고 있기 때문에, 이러한 문제점을 최소화 할 수 있는 디지털 소자인 직접디지털 합성기(DDS : Direct Digital Synthesis)를 이용하여 고속주파수도약 시스템을 설계하기위한 성능평가에 대하여 연구하여, 오율 개선의 해석과 고속 주파수 도약이 가능한 시스템을 설계하고 그 성능을 평가 하였다.

클럭주파수 합성방식을 이용한 디지틀 주파수 합성기의 구성 및 성능에 관한 연구 (A Study on the Implementation and Performance Analysis of the Digital Frequency Synthesizer Using the Clock Counting Method)

  • 장은영;정용주;김원후
    • 한국통신학회논문지
    • /
    • 제14권4호
    • /
    • pp.338-347
    • /
    • 1989
  • 본 논문에서는 종래의 위상누적방식을 이용한 디지털 주파수합성기의 성능을 향상시키기 위해, 클럭주파수합성방식의 디지털 주파수합성기를 설계하고 제작하였다. 고정된 시스템 클럭주파수를 가지고 위상초기치를 가변, 누적시키는 위상 누적방식과는 달리, 클럭주파수 합성방식에서는 PLL을 사용하여 클럭주파수를 가변합성하였고, 이를 N진 계수기의 입력으로 사용하여 고정된 위상 누적치를 갖게 하였다. 성능실험결과 기존의 위상누적방식에서 나타났던 주기적인 출력왜곡현상이 발생하지 않게되어,양자화 불요잠음의 발생이 줄어들었으나, 위상누적방식보다 동일한 설계조건에서 출력대역폭이 계수기의 계수상태에 반비례하여 좁아졌고, PLL을 사용하기 때문에 회로구성이 복잡해졌다.

  • PDF

주파수 3체배기를 이용한 W 밴드 주파수 합성기 설계 (Design of W Band Frequency Synthesizer Using Frequency Tripler)

  • 조형준;;김성균;김병성
    • 한국전자파학회논문지
    • /
    • 제24권10호
    • /
    • pp.971-978
    • /
    • 2013
  • 본 논문에서는 65 nm RF CMOS 공정을 이용하여 26 GHz 위상 고정 루프(PLL)를 설계하고, 주파수 3체배기(tripler)를 이용하여 W 밴드 주파수 합성기를 설계하였다. 26 GHz VCO는 22.8~26.8 GHz, 3체배기의 출력은 74~75.6 GHz의 주파수 조정 범위를 갖는다. 제작한 주파수 합성기는 총 75.6 mW의 전력을 소모하며, 3체배기의 최종 출력은 1 MHz 오프셋에서 -75 dBc/Hz, 10 MHz 오프셋에서 -101 dBc/Hz의 위상 잡음 특성을 갖는다.

802.11n WLAN용 ${\Delta}{\Sigma}$ Fractional-N 주파수 합성기의 피드백 체인 설계 (A Design of ${\Delta}{\Sigma}$ Fractional-N Frequency Synthesizer Using Pulse Removed PFD for 802.11 n Standard)

  • 전부원;김종철;노형환;박준석;오하령;성영락;정명섭
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2008년도 Techno-Fair 및 추계학술대회 논문집 전기물성,응용부문
    • /
    • pp.161-162
    • /
    • 2008
  • 본 논문에서는 820.11n 규격에 적합한 Fractional-N 주파수 합성기를 설계하였다. 본 논문에서 설계한 주파수 합성기의 특징은 PFD(Phase Frequency Detector) 뒷단에 잔여 펄스를 제거하는 Pulse Remover를 연결하여 이중 궤환 Charge Pump의 안정도를 향상시켰으며, Charge Pump에서 동시에 발생하는 Up/Down 전류로 인한 Spike성 전류를 없앰으로서 스퓨리어스를 최소화 시켰다. Pulse Removed RFD를 사용함으로서 발생하는 PFD Deadzon문제는 2N+2분주와 2N-2분주기를 3차의 ${\Delta}{\Sigma}$ Modulator가 선택해줌으로 해결하였다. 삼성 0.18u 공정을 이용하여 설계 하였으며 각 블록은 Cadence spectre를 이용하여 검증하였다.

  • PDF

Pulse Removed PFD를 이용한 802.11n WLAN용 ${\Delta}{\Sigma}$ Fractional-N 주파수 합성기 설계 (A Design of ${\Delta}{\Sigma}$ Fractional-N Frequency Synthesizer Using Pulse Removed PFD for 802.11n Standard)

  • 김종철;전부원;노형환;박준석;오하령;성영락;정명섭
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2008년도 제39회 하계학술대회
    • /
    • pp.1386-1388
    • /
    • 2008
  • 본 논문에서는 820.11n 규격에 적합한 Fractional-N 주파수 합성기를 설계하였다. 본 논문에서 설계한 주파수 합성기의 특징은 PFD(Phase Frequency Detector) 뒷단에 잔여 펄스를 제거하는 Pulse Remover를 연결하여 이중 궤환 Charge Pump의 안정도를 향상시켰으며, Charge Pump에서 동시에 발생하는 Up/Down 전류로 인한 Spike성 전류를 없앰으로서 스퓨리어스를 최소화 시켰다. Pulse Removed PFD를 사용함으로서 발생하는 PFD Deadzon문제는 2N+2분주와 2N-2분주기를 3차의 ${\Delta}{\Sigma}$ Modulator가 선택해줌으로 해결하였다. 삼성 0.18u 공정을 이용하여 설계 하였으며 각 블락은 Cadence spectre 를 이용하여 검증하였다.

  • PDF

Ka 대역 탐색기용 다기능 초소형 주파수 합성기 (Multi-Function Compact Frequency Synthesizer for Ka Band Seeker)

  • 안세환;이만희;김홍락
    • 한국전자파학회논문지
    • /
    • 제27권10호
    • /
    • pp.926-934
    • /
    • 2016
  • 본 논문에서는 다기능 Ka 대역 탐색기용 초소형 주파수 합성기를 제안하였다. 제작된 주파수 합성기는 다양한 파형생성과 고속의 파형 및 주파수 전환을 위해 DDS를 적용하였고, 소형화를 위해 파형발생 모듈과 주파수 상향 변환 모듈을 통합하여 설계하였다. 본 논문의 주파수 합성기는 저속 및 고속 표적 탐지 추적용 파형 과 고속표적의 정밀 탐지 추적용 파형발생이 가능하고, 주파수 전환 속도 $0.45{\mu}sec$, 1 kHz 오프셋(offset)에서 -93.69 dBc/Hz의 위상잡음이 측정되었고, 이를 $120(width)mm{\times}120(length)mm{\times}22(height)mm$ 크기로 구현하였다.

디지털 온도보상 수정 발진기에 관한 연구 (A Study on Digital Temperature Compensated Crystal Oscillator)

  • 이창석;박영철;차균현
    • 한국통신학회논문지
    • /
    • 제18권5호
    • /
    • pp.739-745
    • /
    • 1993
  • 이동통신 기기에서 온도에 대해서 고안정의 주파수 합성기를 구현함은 중요하다. 그런데, 고안정의 주파수 합성기를 구현하기 위해서는 기준 주파수를 제공하는 발진기가 온도에 대해서 안정해야만 한다. 본 논문에서는 이러한 필요성에 따라서 디지털 방식을 이용한 TCXO가 구현된다. DTCXO는 온도 감지부, 제어부, VCXO로 나뉜다. 구현된 DTCXO의 주파수 안정도는 평균 0.94ppm이다. 이는 아나로그 방식을 이용한 TCXO의 안정도인 2.5ppm과 비교해볼 때, 향상된 결과이다.

  • PDF

개선된 바랙터 결합 선로를 이용한 Ku-Band 헤어핀 발진기 설계 (A Ku-Band Hair-Pin Resonator Oscillator with a New Varactor Coupled Line Structure)

  • 최광석;원득호;윤상원
    • 한국전자파학회논문지
    • /
    • 제21권1호
    • /
    • pp.83-89
    • /
    • 2010
  • 본 논문에서는 개선된 바랙터 결합 선로를 제안하고, 이 구조를 사용한 주파수 합성기를 설계 제작하였다. 제안된 결합 선로는 기존 구조에 추가적인 $\lambda$/4 전송 선로를 이용하여 바랙터에서 반사되는 잡음신호를 제거하는 구조이다. 제작한 주파수 합성기는 Ku-band 대역에서 헤어핀 공진기를 사용하였으며, PLL을 사용하여 주파수를 고정하였다. 제안된 구조로 제작한 헤어핀 발진기의 경우, 38 MHz의 주파수 조정 범위와 100 kHz offset에서 -97 dBc/Hz의 위상 잡음을 나타내었다. 이러한 측정 결과는 제작한 기존 구조의 바랙터 결합 선로를 가지는 헤어핀 발진기보다 30 MHz 개선된 주파수 조정 범위와 8 dB 개선된 위상 잡음 특성을 가지는 것으로 확인되었다.