• 한국정보통신학회논문지
• /
• 제15권11호
• /
• pp.2444-2450
• /
• 2011

본 논문에서는 다중 위상주파수검출기를 사용하여 fractional 스퍼를 줄이는 주파수 합성기를 제안하였다. 기존의 fractional-N 위상고정루프에서 발생하는 스퍼를 줄여주는 구조의 위상주파수 검출기를 사용하여 fractional-N 위상고정루프에서 fractional 스퍼를 억제할 수 있는 주파수 합성기를 설계하였다. 제안된 구조는 두 가지의 에지 검출 방식을 갖는 새로운 구조의 위상주파수검출기를 사용하여 위상주파수검출기의 출력 신호의 최대 폭을 제한하여 fractional 스퍼의 크기를 줄이도록 하였다. 제안된 주파수 합성기는 $0.35{\mu}m$ CMOS 공정 파라미터들을 사용하여 HSPICE로 시뮬레이션 하였다. 시뮬레이션의 결과는 제안된 형태의 주파수 합성기는 빠른 위상고정시간을 가지고 fractional 스퍼를 감소시킬 수 있음을 보여준다.

• 한국전자파학회논문지
• /
• 제14권8호
• /
• pp.809-815
• /
• 2003

OFDM/FH 시스템 등 고속 호핑을 요구하는 통신 시스템에서는 빠른 스위칭 속도와 낮은 위상잡음을 갖는 주파수 합성기가 필요하다. 본 논문에서는 기존의 PLL 주파수 합성기와 DH-PLL 주파수 합성기의 위상잡음과 스위칭 속도를 비교하고, OFDM/FH 시스템에 미치는 영향을 분석하였다. DH-PLL 주파수 합성기는 기존의 PLL 주파수 합성기에 비해 회로의 복잡도와 많은 전력 소모를 갖지만, 빠른 스위칭 속도를 갖고 있다. 일정한 루프필터 대역 하에서 위상잡음과 스위칭 속도가 반비례 관계를 갖고 있는 기존의 PLL 주파수 합성기와는 달리 DH-PLL 주파수 합성기는 매우 빠른 스위칭 속도와 낮은 위상잡음을 동시에 얻을 수 있다. 결과적으로 동일한 호핑 속도 요구를 만족해야 하는 경우 DH-PLL 주파수 합성기는 기존의 PLL 주파수 합성기보다 더 빠른 스위칭 속도와 더 적은 SNS손실을 얻을 수 있어 OFDM/FH 시스템 성능을 향상시킬 수 있다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2000년도 종합학술발표회 논문집 Vol.10 No.1
• /
• pp.206-210
• /
• 2000

본 논문에서는 PLL 주파수 합성기를 이용한 900 MHz 대역의 무선 마이크용 송신기를 설계 및 제작하였다. 위상잡음을 고려한 주파수 합성기는 VCO, Loop Filter 및 RF 중폭부로 구성한 후 HP EEsof ADS ver. 1.3을 이용하여 설계하였다. VCO는 구조가 간단하며 변조가 용이한 직접변조방식을 사용하였으며 Loop Filter는 주파수 합성기의 기준 고조파 성분을 낮추기 위해 수동 3차 필터를 사용하였다. 주파수 대역 928.125 MHz～929.875 MHz 내에서 채널간격 125 kHz를 갖으며 15개의 채널이 되도록 분주비를 설정한 주파수 합성기는 제작 결과, 송신기 출력 9.3 dBm과 위상잡음이 100 kHz에서 -113 dBc/Hz 이하의 위상잡음 특성을 나타내었고 불요주파수 특성은 -80 dBc 이하의 특성을 나타내었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 하계학술대회 논문집 C
• /
• pp.2017-2019
• /
• 2004

본 논문에서는 S/C-밴드(2${\sim}$8GHz)에서 동작하는 초광대역 주파수 합성기를 설계하였다. 먼저 S-밴드(2-4GHz) 광대역 전압제어발진기를 가지고 획득시간을 단축하기 위한 연산 증폭기를 사용한 DA변환기와 능동루프 필터(Active Loop Filter)로 구성된 S-밴드 주파수 합성기를 설계하였다. 그리고 주파수 체배기, SPDT RF 스위치를 통합하여 최종적으로 S/C-밴드 초광대역 주파수 합성기를 설계하였다. 제작된 주파수 합성기는 200kHz 비교주파수에서 위상잡음은 100kHz 옵셋 주파수에서 -92dBc/Hz이하, 불요주파수 특성은 -62.33dBc 이하, 획득시간은 1.3ms 이하로 측정되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2009년도 정보 및 제어 심포지움 논문집
• /
• pp.252-254
• /
• 2009

본 논문에서는 저고도 탐지레이다 센서체계의 주파수 합성기는 송수신 장치의 기준 주파수원으로 이용될 국부 발진 주파수들을 생성해 내는 주파수 합성부에 대해 설명되었다. 주파수 합성기의 성능을 평가하기위하여 각 주파수 원들의 위상잡음 특성과 주파수 합성기의 스위칭 시간을 신호 혼합기를 이용하여 측정 하였으며, 그 결과 설계 시 제시한 30(usec)이하인 약18usec의 스위칭 시간이 대부분을 차지함을 알 수 있었다. 주파수 합성기에서 생성된 최종 출력 주파수는 저고도 탐지 레이다의 송수신 장치의 국부발진 주파수로 이용되므로 출력 레벨의 flatness를 측정하여 분석한다.

• 한국통신학회논문지
• /
• 제27권2B호
• /
• pp.151-159
• /
• 2002

주파수 도약(Frequency Hopping)시스템을 구현하기 위해서는 고속으로 도약 가능한 주파수 합성기의 개발이 필수적이다. X-band 휴대용 위성단말기는 약 500홉/초로 주파수 도약하는 대전자전 기능을 가진 단말기이다. 본 논문에서는 X-band 휴대용 위성단말기에 실장되는 초고속 주파수 합성기를 DDS Driven PLL 방식을 이용하여 설계 및 제작하였다. 제작된 주파수 합성기는 102.4MHz 국부 발진주파수에서 100KHz 주파수 간격으로 송신주파수 6600∼7100MHz, 수신주파수 6140∼6640MHz를 발생시키고 입력되는 주파수 정보에 따라 원하는 주파수를 15usec 이내로 생성하며 1KHz 오프셀 주파수에서 -754Bc의 위상 잡음 특성을 보였다.

• 전기전자학회논문지
• /
• 제17권1호
• /
• pp.16-21
• /
• 2013

최근 주파수 합성기는 협대역으로 설계를 하거나 광대역 주파수 합성기의 경우 이중루프구조로 설계하여 위상잡음을 줄이는 방식을 사용하고 있다. 그러나 이중루프구조의 주파수 합성기는 전압제어발진기의 중심주파수 불일치와 추가적인 루프를 필요로 하는 단점을 가지고 있다. 본 논문에서는 800Mhz ~ 3Ghz를 지원하는 새로운 구조의 단일루프 형태의 다중제어 광대역 주파수 합성기를 제안한다. 본 논문의 주파수 합성기의 전압제어발진기는 Coarse 제어 전압과 Fine제어전압을 고정되며, 최종적으로 낮은 Kvco를 가지게 된다. 주파수 합성기의 모의실험은 UMC $0.11{\mu}m$ 공정에서 검증하였으며, 제안된 주파수 합성기는 다양한 응용분야에 사용될 수 있을 것으로 기대된다.

• 한국전자파학회논문지
• /
• 제25권12호
• /
• pp.1251-1257
• /
• 2014

본 논문에서는 6~13 GHz 주파수 범위에서 30 kHz 이하의 주파수 분해능과 500 ns 이하의 동조 속도를 갖는 광대역 고속 주파수 합성기 구조를 제안하였다. 광대역에서 빠른 동조 속도와 우수한 위상잡음 특성, 고해상도 주파수 특성을 얻기 위해 DDS(Direct Digital Synthesizer)와 아날로그 직접 주파수 합성기술을 적용하여 주파수 합성기의 출력을 합성하였다. 그리고 광대역 주파수 합성기의 위상잡음 특성을 중첩의 원리를 이용하여 예측하였고 측정 결과와 비교하였다. 제작된 주파수 합성기의 주파수 동조 속도는 500 ns 이하, 위상잡음은 최고 주파수에서 -106 dBc @ 10 kHz 이하, 주파수 정확도는 ${\pm}2kHz$ 이하로 측정 되었다.

• 한국정보통신학회논문지
• /
• 제7권5호
• /
• pp.879-886
• /
• 2003

주파수 도약 대역확산시스템에서의 광대역 주파수 도약을 위해 주파수 합성기가 널리 이용된다. 따라서 본 논문에서는 효과적인 무선 디지털 데이터 전송 성능을 얻기 위한 FH-FSK 통신에 미치는 주파수 합성기의 영향을 분석하였다. 이를 위해 PLL의 성능을 좌우하는 위상 변화, 스퓨리어스의 발생, PLL의 과도응답 특성에 의해 영향을 받는 주파수 도약율 등 여러 가지 파라미터들에 따른 성능을 분석하였다. 전형적인 PLL을 사용한 주파수 도약 시스템에서는 주파수 도약을 위한 반송파 신호를 국부 발진기에서 만들어낸다. 반송파 간격이 협대역인 협대역 무선 통신 시스템일 경우에는 빠른 주파수 도약을 위한 PLL의 구현이 어렵다. 본 논문에서는 이런 문제점을 해결하기 위해 디지털 주파수 합성기/CPM 변조기를 사용하여 빠른 주파수 도약을 위한 PLL 구현이 가능함을 Matlab tool를 사용한 시뮬레이션 결과를 통해 분석할 수 있었다.

• 한국항행학회논문지
• /
• 제2권1호
• /
• pp.22-33
• /
• 1998

마그네트론을 이용하는 레이다에서 송신 주파수의 변화를 감지하여 안정된 중간주파수를 발생하기 위해서는 STALO(Stable Local Oscillator)로서 AFC(Automatic Frequency Control)에 의해 출력주파수를 조정할 수 있는 주파수 합성기(Frequency Synthesizer)가 이용된다. 본 논문에서는 8.4GHz~9.7GHz의 X-밴드 주파수 합성기를 단일 루우프 구조의 간접 주파수 합성방식으로 설계하고 제작하였다. 고속 디지털 PLL 칩에 의하여 위상비교를 하고, 저 위상잡음을 구현하기 위한 여파기를 설계하였다. 기준신호와 VCO, 주파수 분주기, 여파기 등의 특성에 따른 단일 루우프 주파수 합성기의 위상잡음 성능을 해석하고, 위상잡음이 최소가 되도록 설계하여 측정치와 비교하였다.