• 대한전자공학회논문지SD
• /
• 제46권5호
• /
• pp.49-54
• /
• 2009

USN 센서노드 무선통신부에 내장하기 위한 1.9GHz RF 주파수 합성기를 $0.18{\mu}m$ 실리콘 CMOS 기술을 이용하여 구현하였다. 고속 저잡음 특성을 얻기 위하여 VCO, 프리스케일러, 1/N 분주기, ${\Sigma }-{\Delta}$ 모듈레이터 분수형 분주기, PLL 공통 회로 등의 설계 최적화에 중점을 두고 설계하였으며, 특히 VCO는 N-P MOS 코어 구조 및 캡 뱅크를 적용하여 고속 저전력 및 넓은 튜닝 범위를 확보하였다. 설계된 칩의 크기는 $1.2{\times}0.7mm^2$이며, IP로 활용하기 위한 코어 부분의 크기는 $1.1{\times}0.4mm^2$이다. 측정 결과 PLL 회로의 잡음 면에서도 문제가 될 만한 특정 스퍼는 발생하지 않았으며, 6MHz 기본 스퍼에 해당하는 잡음은 -63.06dB로 나타났다. 위상잡음 특성은 1MHz 오프셋에서 -116.17dBc/Hz로서 양호한 특성을 보였다.

• 한국전자파학회논문지
• /
• 제12권3호
• /
• pp.401-408
• /
• 2001

근거리무선통신용 RF 모듈을 구성하는 핵심 부품인 5.5 GHz 대역의 직렬 궤환형 전압 제어 발진기를 설계 및 제작하였다. MESFET의 소신호 산란계수의 발진기의 궤환부, 공진부의 Z-파라미터를 이용하여 최적 부하임피던스가 도출될때의 VCO 설계 파라미터들을 추출하였다. 최적 부하임피던스가 도출될 때 궤환부와 공진부의 리엑턴스를 구하는 프로그램은 MATKAB을 이용하여 작성하였으며 추출된 파라미터 값으로 ADS 시뮬레이터를 이용하여 비선형 대신호 해석을 하였다. 설계된 파라미터를 이용하요 구현된 전압 제어 발진기의 특성을 측정한 결과, 바랙터 다이오드에 인가되는 전압의 변화(0~5 V)에 따른 주파수 변화는 5.42 GHz~5.518 GHz이었고, 이때의 출력 레벨은 6.5dBm 이었다. 5.51 GHz 발진기 2차 고조파 억압은 -21.5dBc 이었으며 위상잡음특성은 10kHz 오프셋에서 -83.81 dBc/Hz를 얻었다. 제작된 VCO는 DSRC용 뿐만 아니라 5.8 GHz 대역의 다른 시스템에도 이용될 수 있다.

• 한국통신학회논문지
• /
• 제38A권4호
• /
• pp.325-336
• /
• 2013

대표적인 D2D (Device-to-Device) 통신 시스템 중 하나인 Qualcomm사의 FlashLinQ 시스템에서는 링크 스케줄링 과정을 낮은 복잡도로 실현할 수 있도록 하기 위해 단일-톤 (single-tone) 신호를 이용한 우선순위 및 SIR (Signal-to-Interference power Ratio) 기반의 링크 스케줄링 기법을 수행한다. 하지만 다중 경로 채널 환경에서는 주파수 선택적 페이딩의 영향으로 단일-톤 위치에서와 실제 데이터가 전송되는 전체 대역에서의 수신 전력 간 오차가 발생할 수 있으며, 이는 공평성 측면에서 문제가 될 뿐만 아니라 셀 전체 전송률 상의 손실을 일으킬 수 있다. 따라서, 본 논문에서는 이러한 문제를 해결하기 위해 CAZAC (Constant Amplitude Zero Auto-Correlation) 시퀀스의 상관 특성을 이용해 전체 대역에 대한 SIR 에 가까운 값을 획득할 수 있는 링크 스케줄링 기법을 제안한다. 제안 기법은 전체 대역을 다수의 sub-block 으로 구분하고 각 sub-block 마다 링크의 우선순위에 해당하는 순환 오프셋 (cyclic offset) 을 적용한 CAZAC 시퀀스를 전 대역에 걸쳐 전송하여, 수신 신호와 참조 신호간의 순환 상호 상관 연산 (cyclic cross-correlation)을 통해 전체 대역에 대한 SIR 에 근접한 값을 획득할 수 있다.

• 한국전자파학회논문지
• /
• 제18권5호
• /
• pp.539-546
• /
• 2007

본 논문에서는 온-칩 스파이럴 인덕터 해석에 대한 3차원 전자장 시뮬레이션 방법을 제시하였으며, 이 방법은 정확히 예측 가능한 CMOS VCO를 설계하는데 적용될 수 있음을 보였다. VCO는 CMOS 0.25 um 표준 공정을 이용하여 LC-공진형으로 구현하였으며, 공진기의 스파이럴 인덕터는 실리콘 기판과의 사이에 그라운드 패턴을 삽입한 경우와 그렇지 않은 경우에 대해 각각 VCO를 구현하여 인덕터의 Q값 개선에 의해 VCO의 위상 잡음이 어느 정도 개선되는지를 검증하였다. 제작된 VCO는 2.5 V 제어 전압에서 3.094 GHz, -12.15 dBm 출력을 가지며, LC 공진에 사용된 단일 인덕터의 Q는 그라운드 패턴을 삽입한 경우 3 GHz에서 8% 정도 개선됨을 시뮬레이션을 통해 검증하였으며, 이로 인한 위상 잡음은 3 MHz 오프셋 주파수에서 9 dB 개선되어짐을 실험을 통해 확인하였다.

• 한국항해항만학회지
• /
• 제26권2호
• /
• pp.215-220
• /
• 2002

본 논문에서는 DTV 중계기용 Temperature Independent Biasing을 이용한 100 watt급 단위 전력증폭기를 설계한 후, 제작하였다. $20^{\circ}C$에서 $100^{\circ}C$까지의 온도변화에 대하여 단위 전력증폭기의 DC 동작점은 능동 바이어스에 의해서 고정되며, 증폭기의 소모전류의 변화량이 0.6A 이하의 우수한 특성을 얻었다. 제작된 단위 전력증폭기는 12dB 이상의 이득, $\pm$0.5dB 이하의 이득 평탄도, DTV 중계 주파수범위(470-806 MHz)에 걸쳐 15dB 이하의 입.출력 반사손실을 나타내었다. 100 Watt 단위 전력증폭기는 출력 전력이 100 watt일 때 2MHz의 오프셋에서 32dBc 이상의 상호 변조 왜곡(IMD)을 나타내었다.

• 한국정보통신학회논문지
• /
• 제13권12호
• /
• pp.2719-2730
• /
• 2009

본 논문에서는 EDGE (Enhanced Data Rates for GSM Evolution) 단말의 성능을 측정하기 위한 측정 알고리즘을 소프트웨어로 구현하고 EDGE 신호 발생기를 통해 발생된 신호를 이용해 구현된 소프트웨어 측정 알고리즘의 성능을 평가해본다. 일반적으로 통신신호 측정기는 매우 정밀한 정확도를 필요로 하므로 정확도가 충분히 높지 않은 일반 통신모뎀 수준의 수신 알고리즘을 직접적으로 측정기에 적용할 수는 없다. 본 논문에서는 EDGE 신호의 정밀한 측정을 위한 새로운 EDGE 신호의 수신 알고리즘을 제안한다. 제안된 EDGE 수신 알고리즘에는 2단계(개략적 단계, 미세 단계)의 파라미터(심볼타이밍, 주파수오프셋, 반송파위상) 추정방식을 사용하였다. 또한 수신신호의 보간을 이용하여 수신 신호 샘플의 개수를 증가시킴으로서 측정의 정확도를 향상시켰다. 본 논문에서 제안된 EDGE 신호 측정방식은 하드웨어를 구현하기 전에 소프트웨어를 이용하여 사전에 측정 성능을 검증하는데 사용될수 있다. 또한 구현된 소프트웨어 알고리즘을 속도측면에서 최적화함으로서 직접 EDGE 신호 측정을 위한 상용 시스템으로도 이용할 수 있다.

• 전력전자학회논문지
• /
• 제12권1호
• /
• pp.65-73
• /
• 2007

본 논문은 1-Hz의 낮은 고정자 전류 주파수에서도 동작하는 순수적분 기반의 자속추정을 위한 온라인 전류측정 오차 보상방법을 제안한다. 오프셋 전류와 변환이득오차에 의한 역상분 전류 성분은 상태관측기를 이용하여 제거하고, 동시에 변환이득오차에 의한 역상분 전류는 동기좌표계에서 영구자석에 의하여 발생된 q축 자속을 기준모델에 의한 값과 추정된 자속에 의한 값 사이의 차이에 의하여 보상한다. 이 보상기는 PI제어기를 이용하여 두 값 사이의 오차가 0이 되도록 제어한다. 또한 적분기 초기값 오차 및 관측기의 전동기 상수 오차에 의한 잔여오차 보상방법도 제안하였다. 타당성을 입증하기 위하여 1.1-kW 영구자석형 동기전동기(PMSM)에 제안된 보상 방법을 구현하여 다양한 실험을 수행하였다.

• 한국정보통신학회논문지
• /
• 제19권1호
• /
• pp.169-177
• /
• 2015

본 논문에서는 HEVC(High Efficiency Video Coding) 부호기를 위한 효율적인 SAO(Sample Adaptive Offset)의 저면적 하드웨어 구조를 제안한다. SAO는 HEVC 영상 압축 표준에서 채택된 새로운 루프 내 필터 기술로서 최적의 오프셋 값들을 화소 단위로 적용하여 영역 내 평균 화소 왜곡을 감소시킨다. 하지만 표준 SAO는 화소 단위 연산을 수행하기 때문에 초고해상도 영상을 처리하기 위해서 많은 연산시간과 연산량을 요구한다. 제안하는 SAO 하드웨어 구조는 SAO의 연산시간을 감소시키기 위해서 한번에 4개의 입력 화소들을 병렬적으로 처리하며, 2단계 파이프라인 구조를 갖는다. 또한 하드웨어 면적을 최소화하기 위해서 휘도 성분과 색차 성분에 대해 단일 구조를 가지며, 하드웨어에 적합한 연산기 및 공통 연산기를 사용한다. 제안하는 SAO 하드웨어 구조는 Verilog HDL로 설계하였으며, TSMC $0.13{\mu}m$ CMOS 표준 셀 라이브러리로 합성한 결과 약 190k개의 게이트로 구현되었다. 제안하는 SAO 하드웨어 구조는 200MHz의 동작주파수에서 4K UHD@60fps 영상의 실시간 처리가 가능하며, 최대 250MHz까지 동작 가능하다.

• 한국산학기술학회논문지
• /
• 제10권9호
• /
• pp.2369-2378
• /
• 2009

본 논문에서는 GSM (Global System for Mobile Communication) 단말의 성능을 측정하기 위한 측정기의 기능을 소프트웨어로 구현하고 GSM 신호 발생기를 통해 발생된 신호를 이용해 구현된 소프트웨어 측정기의 성능을 평가해본다. 일반적으로 통신신호 측정기는 매우 정밀한 정확도를 필요로 하므로 정확도가 충분히 높지 않은 일반 통신 모뎀 수준의 수신 알고리듬을 직접적으로 측정기에 적용할 수는 없다. 본 논문에서는 GSM 신호의 정밀한 측정을 위한 새로운 GSM 신호의 수신 알고리듬을 제안한다. 제안된 GSM 수신 알고리듬에는 2단계(개략적 단계, 미세 단계)의 파라미터(심볼 타이밍, 주파수 오프셋, 반송파 위상) 추정방식을 사용하였다. 또한 수신신호의 보간을 이용하여 수신 신호 샘플의 개수를 증가시킴으로서 측정의 정확도를 향상시켰다. 본 논문에서 제안된 GSM 신호 측정 방식은 하드웨어를 구현하기 전에 소프트웨어를 이용하여 사전에 측정 성능을 검증하는데 사용될 수 있다. 또한 구현된 소프트웨어 알고리듬을 속도측면에서 최적화함으로서 직접 GSM 신호 측정을 위한 상용 시스템으로도 이용할 수 있다.

• 한국항행학회논문지
• /
• 제17권6호
• /
• pp.705-711
• /
• 2013

본 논문에서는 다중 전송률 지원이 가능하도록 개선된 LR-WPAN (Low-Rate Wireless Personal Area Network) 시스템을 위한 효율적인 복조 알고리즘 및 하드웨어 구조를 기술하였다. 여러 센서응용 시스템에 대한 연구가 활발히 진행됨에 따라 다양한 전송률을 지원하는 LR-WPAN 시스템의 필요성이 커지고 있다. 이에, 본 논문에서는 심볼 단위 이중상관방식 (SymBol based Double Correlation, SBDC)을 변형한 샘플 단위 이중상관 방식 (SamPle based Double Correlation, SPDC)을 제안한다. 제안된 알고리즘은 다양한 전송률 지원에 따른 복잡도의 증가가 없으며, IEEE 802.15.4 LR-WPAN 시스템에서 권고하는 ${\pm}80ppm$ (송/수신 각각 ${\pm}40ppm$)의 주파수 오프셋에서도 동작이 가능한 non-coherent 복조방식이다. 하드웨어 구현은 verilog HDL을 사용하였으며, FPGA 테스트 보드를 이용하여 설계 및 검증을 수행하였다.