• Electronics and Telecommunications Trends
• /
• v.12 no.6 s.48
• /
• pp.24-38
• /
• 1997

본 기고에서는 멀티미디어 컨텐트에 등장하는 애니메이션 캐릭터를 개발하는 캐릭터 모델링 시스템의 기본적인 요구기능과 캐릭터 모델링 기법을 분석하고, 상용화된 모델링 시스템 및 라이브러리를 소개, 분석한다. 앞으로 설계되는 캐릭터 모델링 소프트웨어는 모델링 및 애니메이션 시스템을 통합한 환경에서 곡면기반의 기하 모델링 소프트웨어가 주류를 이룰 것으로 전망된다. 또한 캐릭터의 외피와 같이 유연하고 부드러운 물체를 표현하기 위하여 physically based modeling 기법과 음함수 곡면이 많이 사용될 것으로 판단된다.

• Electronics and Telecommunications Trends
• /
• v.22 no.1 s.103
• /
• pp.1-10
• /
• 2007

인터넷의 확산과 유비쿼터스 환경이 도래함에 따라, 사용자가 관리해야 하는 digital 형태의 identity 정보가 기하 급수적으로 증가하고 있다. 또한 이러한 identity 정보는 서비스 제공자에 의한 오남용이나 외부의 해킹 위협에 직면하고 있으며, 이는 사용자의프라이버시를 침해하는 결과를 가져온다. 이에 따라, 사용자의 digital identity 정보를 관리하는 identity 관리 기술은 최근 그 중요성이 매우 높아지면서 국내외에서 많은 연구가 진행되고 있다. 본 고에서는 digital identity 관리 시스템에 대한 개요와 identity관리 기술에 대한 연구 및 시장 동향, 표준화 동향 및 관련된 연구 프로젝트에 대하여 살펴본다.

• Electronics and Telecommunications Trends
• /
• v.27 no.5
• /
• pp.85-94
• /
• 2012

2020년경 출현할 미래 이동통신(Future IMT(International Mobile Telecommunications), 5G)은 미래의 초연결 IT 인프라 구축을 위해 "언제 어디서나 제약 없이 개인별 기가급(Gbps)의 고품질 미디어 서비스"를 제공할 수 있어야 하고, 미래의 지식창조시대에 대비하여 지식정보 인프라로서의 역할을 지향함으로써 4G와의 차별화를 시도해야 할 것으로 보인다. 본고에서는 향후 모바일의 환경 변화, 최근 부각되고 있는 새로운 도전 이슈 및 모바일 기술의 발전 방향 등을 소개한다.

• The Magazine of the IEIE
• /
• v.42 no.7
• /
• pp.45-53
• /
• 2015

Power 소자 기술은 digital & mixed signal device와 on-chip 구현을 위해서 CMOS 공정에 대한 기본 이해가 필요하다. CMOS 공정 기반 위에 power device 공정을 추가하면서 다양한 operation voltage의 power 소자를 구현하고, passive device 들을 동일 공정에서 구현하여 다양한 components 들로 power IC 제품을 design 할 수 있도록 modular process를 제공하는 것이 중요하다. 또한 power device로 주로 사용되는 LDMOS 소자에 대한 performance 개선을 위해 simulation을 통해 key device parameter들의 특성을 예측하고, 구조를 설계하는 것이 Si process 전에 중요한 일 중의 하나이다. 아울러 power management가 potable power, consumer electronics 및 green energy에서 가장 빠르게 성장하는 분야이므로, 차별화된 power 소자 기술을 확보하여 급변하는 시장 환경에 대응하는 것이 필요하다.

• The Magazine of the IEIE
• /
• v.31 no.7
• /
• pp.66-76
• /
• 2004

정보통신환경에서 사용되는 정보통신기기간의 상호접속은 표준 규격을 적합하게 구현했는가에 따라 좌우된다. 국내에서도 최근 정보통신 기기간의 상호운용성의 중요도가 한층 커지고 있다. 최근에는 상호 호환성이 있는 정보의 소통을 위해 정보기술(information technology) 및 전기통신(telecommunication) 분야의 표준화 요구가 실질적으로 대두되기 시작하여 이에 대한 연구가 ISO(International Organization for Standardization)와 CCITT(International Telegraph and Telephone Consultative Committee)를 중심으로 활발하게 추진되고 있다. 블루투스도 이들 국제표준기구에서 제정 권고된 표준을 기반으로 블루투스 제품들을 상호 접속하여 호환성 있게 운용하기 위하여 블루투스 SIG(Special Interest Group)에서 블루투스 제품에 대한 적합성시험을 실시하고 있다. (중략)

• Proceedings of the IEEK Conference
• /
• 2001.09a
• /
• pp.829-832
• /
• 2001

본 논문에서는 2차 통계치를 이용하여 패널추징 및 등화 기법을 제안하였다. 기존의 채널 추정 알고리듬은 잡음이 없는 환경에서 LS방법을 이용하기 때문에 잡음이 강한 패널에서는 원하는 성능을 얻을 수 없는 단점이 있다. 수신신호의 상관행렬의 최소 고유값에 대응하는 고유벡터는 채널의 임펄스 응답에 관한 정보를 포함하고 있다. 이러한 고유 벡터를 매시간마다 갱신시키면서 구하는 적응 알고리듬을 제안하고 이를 이용하여 블라인드 채널 추정 및 등화기 파라미터를 추정하였다. 제안한 알고리듬은 잡음에 강인한 특성을 보일 뿐 아니라 기존의 알고리듬들 보다 우수한 채널 추정 및 등화 성능을 모의 실험을 통하여 검증하였다.

• Proceedings of the IEEK Conference
• /
• 2001.09a
• /
• pp.773-776
• /
• 2001

열악한 전송 환경에서 고품질, 고신뢰성 통신을 지속적으로 하기 위해서 오류 정정 부호는 필수 적이다. 최근에 반복 복호를 통해 샤논의 채널 용량 한계에 근접하는 터보 부호와 LDPC부호가 가장 관심을 불러일으키고 있다. 반복 복호법은 성능 면에서는 우수해 지나 이에 따른 계산량 증가와 지연이 수반된다. 따라서 본 논문에서는 모의 실험을 통한 수신 데이터를 이용, SNR을 추정하여 LDPC 부호의 최대 반복 복호수에 따른 계산량과 지연을 효과적으로 줄일 수 있는 적응적 반복 복호수 설정 방식을 제안한다.

• Proceedings of the IEEK Conference
• /
• 2000.09a
• /
• pp.549-552
• /
• 2000

본 논문에서는 주파수 영역 배열안테나의 계산량을 감소시키기 위한 센서링 부분적응 알고리듬을 제안한다. 제안한 알고리듬은 입력신호를 주파수 영역으로 변환한 후 CFAR(constant false alarm rate) 검파기법을 이용하여 간섭신호가 존재하는 주파수 대역을 찾아내고 이에 해당하는 가중치에 대해서만 적응 신호처리를 수행한다. 이때 CFAR 검파기의 오경보율은 출력신호의 전력 변화량을 이용하여 환경에 맞게 적응적으로 변화시켜서 최적 값으로 설정한다.

• Proceedings of the Korean Society for Noise and Vibration Engineering Conference
• /
• 1994.10a
• /
• pp.62-66
• /
• 1994

본 연구에서는 실제 사용되고 있는 TDX-10 교환기의 subrack과 보드에 대한 진동 특성과 이 보드가 subrack에 실장되었을 때 진동 특성을 연구하였으며, subrack이 rack에 실장되는 조건을 갖는 진동 시험용 jig를 제작하여 보드와 subrack을 실장한 후 강제 진동시의 진동 전달 특성을 알아보았다. 본 연구의 결과는 내진동 특성이 우수한 전자통신 시스템 설계와 CDMA 이동통신 시스템의 HINA subrack 구조설계와 같은 개발장비 환경시험의 기초 자료로 활용될 수 있을 것이다.

• Proceedings of the IEEK Conference
• /
• 2002.06b
• /
• pp.65-68
• /
• 2002

The verification of software part and HW/SW interface suffer from the absence of the hardware platform at the end of partitioning and coding phase in design cycle. In this paper we present the design of easy verification for hardware design. Hardware and software engineer can verify their software program and hardware design for a chip that is emulated in proposed verification environment. Besides, designer can easily design the DEMO system.