• 한국정보통신학회논문지
• /
• 제15권2호
• /
• pp.265-272
• /
• 2011

본 논문에서는 협소한 공간에서 예비용 도플러 전방향표지시설(DVOR)의 모니터링 시스템이 실제 운영 상태와 유사하게 동작할 수 있게 하기 위한 DVOR 가상 신호 발생기를 설계 및 제작하여 "DVOR 가상 모니터링 시스템"에 관하여 연구하였다. 설계, 제작된 DVOR 가상 신호 발생기는 현재 운용중인 장비에서 발생되는 신호의 사양에 적합하도록 하였고, 파라미터의 가변으로 장비의 운영 조건을 맞추는 것이 가능하도록 하였으며, 회로구성은 크게 동기 입력부, 변조부, 고이득 증폭부 및 전원부로 하였다. 본 연구에서 설계·구현된 가상 신호 발생기를 이용한 "DVOR 가상 모니터링 시스템"은 측대파 발생 안테나와 같이 실제 시스템을 사용하지 않고도 좁은 공간에서 실제 상황과 같은 운용 상태를 구성 할 수 있어 저비용의 실전 교육용으로 사용하기에 매우 적합하다고 사료된다.

• 전기전자학회논문지
• /
• 제8권2호
• /
• pp.172-180
• /
• 2004

본 논문에서는 다치 논리회로를 구현하는 방식 중 전압 모드 방식에서 $neuron(\nu)MOS$ Down-literal circuit(DLC)의 다중 문턱전압 성질을 이용하여 유한체 $GF(3^m)$상에서 모든 항의 계수가 존재하는 기약 다항식에 대한 승산 알고리즘(AOTP)을 적용한 병렬 입-출력 모듈 구조의 승산기의 회로를 제안하였다. 3치 입력 신호가 인가되는 승산기는 뉴런모스 DLC를 이용하여 모듈화되고, 모듈에서 변환된 3치 입력 신호를 Pass 게이트를 통해서 선택하는 방식으로 승산 및 가산 게이트를 구현하였다. 설계된 승산기의 회로들은 +3V의 단일 공급 전원에서 $0.35{\mu}m$ N-well double-poly four-metal CMOS 공정의 모델 파라미터를 사용하여 모의실험이 수행되었다. 모의실험 결과를 통하여 승산기는 샘플링 레이트가 3MHz, 소비전력은 $4{\mu}W$, 출력은 ${\pm}0.1V$이내의 전압레벨을 유지하는 것을 알 수 있다.

• 전자공학회논문지
• /
• 제53권11호
• /
• pp.139-147
• /
• 2016

본 연구는 한화탈레스에서 2011년부터 K-55A1 개량사업 중 사격통제장치(통신제어기, 전시통제기, 제원표시기, 전원공급기, 축전지)의 양산 생산에서 장비의 신뢰성을 향상하기 위해 제품의 입고 시점부터 유닛시험(회로카드 및 유닛 단위), 번인시험(초기고장배제), 통합 시스템 시험(장비 연동단위)의 각 단계별 생산시험장비개발에 대한 설계 방안을 기술하였다. K-55A1의 사격통제장치는 자주포를 제어하는 '머리'의 역할을 하며, 자주포의 여러 장치들(항법장치, 포구초속측정기 등)과 전기적, 물리적 연결을 한다. K-55A1 사격통제장치가 전력화되어 운용 시 한치의 오차 없이 정상 동작하기 위해서는 입고부터 출고 전까지 각 단계에 맞는 시험장비가 필요하다. 생산시험 장비이기에 시험의 절차를 최대한 자동적으로 운용할 수 있도록 구현하였을 뿐만 아니라 자주포와 연동 가능한 환경으로 구축할 수 있도록 생산시험장비 설계초기부터 초점을 맞추었다. 이러한 생산시험장비 개발을 통하여 K-55A1 사격통제장치가 전력화되어 운용 시 최상의 성능을 구동하여 대한민국 국방력을 강화하는데 일조 할 것이다.

• 한국전자파학회논문지
• /
• 제27권3호
• /
• pp.330-333
• /
• 2016

본 논문에서는 차량 충돌 방지 장거리 레이더(Long Range Radar: LRR)을 위한 77 GHz 전력증폭기를 65 nm CMOS 공정을 이용하여 설계하였다. 제안한 회로는 3단 차동 전력증폭기로 공통 소스 구조와 트랜스포머를 사용했다. 측정결과로 77 GHz에서 18.7 dB의 전압 이득과 13 GHz의 3 dB 대역폭을 얻었다. 측정된 최대 출력 전력은 10.2 dBm, 입력 $P_{1dB}$는 -12 dBm, 출력 $P_{1dB}$는 5.7 dBm이며, 측정된 최대 전력 효율은 7.2 %이다. 본 전력증폭기는 1.2 V의 공급전원으로부터 140.4 mW의 DC 전력을 소모한다.

• 조명전기설비학회논문지
• /
• 제18권5호
• /
• pp.61-68
• /
• 2004

최근, 연료전지는 새로운 발전시스템으로 주목받고 있다. 연료전지는 저전압/대전류의 전기적 특성을 가진다. 그러므로 일반 상용부하에 적용하기 위해서는 승압용 컨버터와 인버터가 필요하다. 제안된 시스템은 연료전지의 전압을 380[Vdc]로 승압하기 위한 절연형 DC-DC 컨버터와 단상 220[Vac]로 변환하기 위한 LC 필터를 가진 PWM 인버터로 구성된다. 또한, 연료전지 발전시스템용 양방향 DC-DC 컨버터는 부하 응답 특성을 개선시키기 위하여 구성하였다. 본 논문에서는 풀 브리지 컨버터와 단상 인버터를 설계하고 제작하였으며, 시뮬레이션과 실험을 통해 연료전지 발전 시스템이 분산전원에 적용이 가능함을 보여준다.

• 전자공학회논문지
• /
• 제50권11호
• /
• pp.64-69
• /
• 2013

본 논문에서는 10-bit 해상도의 Two-Step Single-Slope A/D 변환기를 이용한 고속 CMOS Image Sensor(CIS)를 제안하였다. 제안하는 A/D 변환기는 5-bit coarse ADC 와 6-bit fine ADC 로 구성되어 있으며, 기존의 Single-Slope A/D 변환기보다 10배 이상의 변환속도를 나타내었다. 또한 고속 동작에서 적은 노이즈 특성을 갖기 위해 Digital Correlated Double Sampling(D-CDS) 회로를 제안하였다. 설계된 A/D 변환기는 0.13um 1-poly 4-metal CIS 공정으로 제작되었으며 QVGA($320{\times}240$)급 해상도를 갖는다. 제작된 칩의 유효면적은 $5mm{\times}3mm$ 이며 3.3V 전원전압에서 약 35mW의 전력소모를 나타내었다. 변환속도는 10us 이었으며, 프레임율은 220 frames/s으로 측정되었다.

• 대한전자공학회논문지SD
• /
• 제39권11호
• /
• pp.33-43
• /
• 2002

차세대 블록 암호 표준인 AES (Advanced Encryption Standard Rijndael(라인달) 암호 프로세서를 설계하였다. 라운드 변환블록 내부에 서브 파이프라인 단계를 삽입하여 현재 라운드의 후반부 연산과 다음 라운드의 전반부 연산이 동시에 처리되도록 하였으며, 이를 통하여 ${\cdot}$ 복호 처리율이 향상되도록 하였다. 라운드 처리부의 주요 블록들이 암호화와 복호화 과정에서 하드웨어 자원을 공유할 수 있도록 설계함으로써, 면적과 전력소모가 최소화되도록 하였다. 128-b/192-b/256-b의 마스터 키 길이에 대해 라운드 변환의 전반부 4 클록 주기에 on-the-fly 방식으로 라운드 키를 생성할 수 있는 효율적인 키 스케줄링 회로를 고안하였다. Verilog HDL로 모델링된 암호 프로세서는 Xilinx FPGA로 구현하여 정상 동작함을 확인하였다. 0.35-${\mu}m$ CMOS 셀 라이브러리로 합성한 결과, 약 25,000 개의 게이트로 구현되었으며, 2.5-V 전원전압에서 220-MHz 클록으로 동작하여 약 520-Mbits/sec의 성능을 갖는 것으로 예측되었다.

• 한국전자파학회논문지
• /
• 제27권10호
• /
• pp.941-944
• /
• 2016

본 논문에서는 차량 충돌 방지 및 생활 감시용 근거리 레이다(Short Range Radar: SRR)를 위한 24 GHz 전력증폭기를 삼성 65-nm CMOS 공정을 이용하여 설계하였다. 제안한 회로는 2단 차동 전력증폭기로 공통소스 구조를 사용하고, 트랜스포머 구조를 사용하여 단일 대 차동변환, 임피던스 정합, 전력결합을 하였다. 측정결과, 24 GHz에서 15.5 dB의 최대 이득과 3.6 GHz의 3 dB 대역폭을 얻었다. 측정된 최대 출력 전력은 13.1 dBm, 입력 $P1_{dB}$는 -4.72 dBm, 출력 $P1_{dB}$는 9.78 dBm이며, 측정된 최대 전력 효율은 17.7 %이다. 본 전력증폭기는 1.2 V의 공급전원으로부터 74 mW의 DC 전력을 소모한다.

• 한국정보통신학회논문지
• /
• 제8권4호
• /
• pp.826-832
• /
• 2004

본 논문에서는 VLSI의 내장 회로로 사용하기에 적합한 CMOS 8 비트 폴딩-인터폴레이팅 AD 변환기를 설계하였다. 폴딩 AD 변환기의 비선형성을 개선하기 위하여 입력신호의 폴딩-인터폴레이팅에 의한 신호처리가 차례로 2 번 반복되는 2 단 구조를 사용하였다. 이 구조에서는 2 번째 폴딩 회로로서 트랜지스터 차동쌍을 이용한다. 2 단 폴딩 ADC는 디지틸 출력을 얻기 위한 전압비교기와 저항의 개수를 현저히 줄일 수 있으므로 칩 면적, 소비전력, 동작속도 둥에서 많은 장점을 제공한다. 설계공정은 0.25$\mu$m double-poly 2 metal n-well CMOS 공정을 사용하였다. 모의실험결과 2.5V 전원 전압을 인가하고 250MHz의 샘플링 주파수에서 45mW의 전력을 소비하였으며 INL과 DNL은 각 각 $\pm$0.2LSB, SNDR은 10MHz 입력신호에서 45dB로 측정되었다.

• 한국항행학회논문지
• /
• 제16권2호
• /
• pp.360-366
• /
• 2012

공항과 같은 산업 설비에 사용되는 분전반에서는 주 개폐기로 배선용 차단기가 사용이 되고 있으며, 분기 개폐기는 누전 차단기가 사용되어 인체 보호 및 누전 화재 보호 기능을 수행하고 있을 뿐만 아니라, 과전류 보호, 단락 보호 겸용 기능을 포함하여 사용되어 지고 있다. 특히 공항용 분전반의 경우 사용자의 급증과 함께 급속한 첨단화와 기기의 대용량화, 다양화, 전원용량의 증대 등으로 공항의 안정적인 전원 공급을 위하여 사고에 대한 보호 증대가 필요하게 되었고, 분기 누전 차단기의 다량 사용에 의한 2열 배열의 접속 방법 등으로 분전반을 제작하여 설치 면적에 대한 이슈가 부각되어 차단기의 슬림화가 주요한 문제로 자리 잡고 있다. 본 논문에서는 이를 위하여 아크 소호 기구부의 설계, 접점이 운동 방향 변경을 고려하여 기구부를 설계하고, 누전 검출 회로의 소형화 및 역 접속 시에도 안적적인 동작이 가능하도록 설계하였으며, 이를 검증하기 위하여 단락 시험을 실시함으로써 성능 검증을 하였고, 사고 전류에 대한 보호 기능의 강화와, 차단기의 슬림화, 역접속시에서 누전 동작이 가능한 차단기를 개발함으로써 급속히 커져가는 공항용 분전반에서 발생하는 공간 사용의 문제점을 해결하는데 도움을 주고자 한다.