• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.21 no.4
• /
• pp.789-794
• /
• 2017

Subthreshold current model is presented using analytical potential distribution of junctionless cylindrical surrounding-gate (CSG) MOSFET and threshold voltage shift is analyzed by this model. Junctionless CSG MOSFET is significantly outstanding for controllability of gate to carrier flow due to channel surrounded by gate. Poisson's equation is solved using parabolic potential distribution, and subthreshold current model is suggested by center potential distribution derived. Threshold voltage is defined as gate voltage corresponding to subthreshold current of $0.1{\mu}A$, and compared with result of two dimensional simulation. Since results between this model and 2D simulation are good agreement, threshold voltage shift is investigated for channel dimension and doping concentration of junctionless CSG MOSFET. As a result, threshold voltage shift increases for large channel radius and oxide thickness. It is resultingly shown that threshold voltage increases for the large difference of doping concentrations between source/drain and channel.

• Journal of the Korean Institute of Intelligent Systems
• /
• v.17 no.4
• /
• pp.569-574
• /
• 2007

최근 많은 광대역 유무선 통신 응용분야에서 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 표준기술로 채택하고 있다. OFDM 방식의 고속 무선 데이터 통신을 위한 FFT 프로세서는 일반적으로 DSP(Digital Signal Processing)로 구현되었으나, 큰 전력 소비를 필요로 한다. 따라서, OFDM 통신방식의 단점인 전력문제를 보완하기 위해서 전류모드 FFT LSI가 제안되었고, 저소비전력 전류모드 FFT LSI를 동작시키기 위해서는 전류모드를 전압모드로 바꾸는 VIC(Voltage to Current Converter) 그리고 다시 전류모드를 전압모드로 바꾸어 주는 IVC(Current to Voltage Converter)가 필요하다. 그러나, OP-AMP로 구현되는 종래의 IVC는 회로규모가 크고, 전력소비가 크며, LSI 내에 크고 정확한 높은 저항을 필요로 한다. 또한 전류모드신호처리에서 많이 이용되는 Current Mirror 회로 등의 출력단자로부터 전류신호를 입력받은 경우, 입력단자간의 전위차가 발생하며, DC offset 전류가 발생하는 등의 문제점을 갖는다. 따라서 본 연구에서는 저전력 동작이 가능하고, 향후, single chip 응용이 가능한 IVC를 $0.35{\mu}m$ 공정에서 설계함으로서, $0.35{\mu}m$ 공정에서의 전류모드 FFT LSI의 전압모드 출력이 가능해졌다 설계된 IVC는 FFT LSI의 출력이 디지털신호로 환산한 ${\pm}1$인 점을 감안하여, 전류모드 FFT LSI의 출력이 $13.65{\mu}A$ 이상일 때에 3.0V의 전압을 출력하고, FFT LSI의 출력이 $0.15{\mu}A$ 이하일 때에 0.5V 이하의 전압을 출력하도록 하였으며, IVC의 총 소비전력은 약 1.65mV이하로 평가되었다.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.8 no.10
• /
• pp.1477-1483
• /
• 2013

This paper proposes a low-voltage current-mode integrator for a continuous-time current-mode baseband channel selection filter. The low-voltage current-mode linear cascode integrator is introduced to offer advantages of high current gain and improved unity-gain frequency. The proposed current-mode integrator has fully differential input and output structure consisting of CMOS complementary circuit. Additional cascode transistors which are operated in linear region are inserted for bias to achieve the low-voltage feature. Frequency range is also controllable by selecting proper bias voltage. From simulation results, it can be noticed that the implemented integrator achieves design specification such as low-voltage operation, current gain, and unity gain frequency.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.46 no.4
• /
• pp.21-27
• /
• 2009

In this work, Er-silicided SB-SOI nMOSFET and Pt-silicided SB-SOI pMOSFET have been fabricated to investigate the current-voltage characteristics of Schottky barrier SOI nMOS and pMOS at elevated temperature. The dominant current transport mechanism of SB nMOS and pMOS is discussed using the measurement results of the temperature dependence of drain current with gate voltages. It is observed that the drain current increases with the increase of operating temperature at low gate voltage due to the increase of thermal emission and tunneling current. But the drain current is decreased at high gate voltage due to the decrease of the drift current. It is observed that the ON/Off current ratio is decreased due to the increased tunneling current from the drain to channel region although the ON current is increased at elevated temperature. The threshold voltage variation with temperature is smaller and the subthreshold swing is larger in SB-SOI nMOS and pMOS than in SOI devices or in bulk MOSFETs.

• Proceedings of the KIPE Conference
• /
• 2015.07a
• /
• pp.95-96
• /
• 2015

본 논문에서는 왜곡된 전원 전압과 주파수 변동 하에서도 입력 전류를 정현적으로 제어하도록 하는 단상 PWM 컨버터의 동기좌표계 전류 제어 기법을 제안한다. 왜곡된 전원 전압은 PWM 컨버터 제어를 위한 제어 위상각을 왜곡시켜 입력 전류에 고조파를 발생시키며, 전원 주파수의 변동 역시 입력 전류의 제어 성능을 저하시킨다. 본 논문에서는 위상각의 왜곡 성분을 이용하여 지령 전류를 보상하고 동기좌표계 PLL (Phase Lock Loop) 제어기의 출력으로부터 주파수 변동분을 검출하여 왜곡된 전원 전압과 주파수하에서도 정현적인 전류 제어가 가능하도록 하였다. 제안된 기법의 유용성은 실험을 통해 확인하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2014.10a
• /
• pp.759-762
• /
• 2014

비대칭 이중게이트(double gate; DG) MOSFET는 단채널 효과를 감소시킬 수 있는 새로운 구조의 트랜지스터이다. 본 연구에서는 비대칭 DGMOSFET의 전도중심에 따른 차단전류를 분석하고자 한다. 전도중심은 채널 내 캐리어의 이동이 발생하는 상단게이트에서의 평균거리로써 상하단 게이트 산화막 두께를 달리 제작할 수 있는 비대칭 DGMOSFET에서 산화막 두께에 따라 변화하는 요소이며 상단 게이트 전압에 따른 차단전류에 영향을 미치고 있다. 전도중심을 구하고 이를 이용하여 상단 게이트 전압에 따른 차단전류를 계산함으로써 전도중심이 차단전류에 미치는 영향을 산화막 두께 및 채널길이 등을 파라미터로 분석할 것이다. 차단전류를 구하기 위하여 포아송방정식으로부터 급수 형태의 해석학적 전위분포를 유도하였다. 결과적으로 전도중심의 위치에 따라 차단전류는 크게 변화하였으며 이에 따라 문턱전압 및 문턱전압이하 스윙이 변화하는 것을 알 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.331.1-331.1
• /
• 2016

내부지름이 2.0 mm 이하인 PTFE와 PE 튜브에 진공장치를 이용하여 튜브 내부의 압력을 감압하여 진공상태를 형성하였다. 진공기밀 후에 반응성 가스를 인입하여 튜브 외부에 장착된 전극을 통하여 고전압의 AC 전압을 인가하여 튜브 내부에 선택적으로 유전체 장벽 방전을 유도하였다. 본 연구에서는 유전율이 3.0 이하로 낮은 PTFE와 PE 튜브에 유전체 장벽방전이 유도될 때 나타나는 전압과 전류의 파형을 분석하여 방전의 개시와 방전의 형태를 조사하였다. 주파수 40 kHz인 AC 전원(PEII, Advanced Energy)과 Loadmatch 모듈을 이용하여 4 kV 이하의 전압을 인가하여 플라즈마 방전 유도하였다. 튜브에 인가고전압 프로브와 전류 프로브를 이용하여 오실로스코프를 I-V 분석을 실시하였고, 실험 결과 대기압 방전에서 유도되는 유전체 장벽방전의 I-V 특성과 달리 방전의 형태가 유전체장벽방전과 글로우방전이 혼합된 형태로 나타났다. 또한 유전체 장벽방전을 통해 튜브 내부에 형성되는 플라즈마에 대한 분석으로 OES 광분석을 실시하여, 방전 시간과 전압 변화에 따른 고분자 표면으로부터 방출되는 활성종에 대한 분석을 실시하였다.

• Proceedings of the KIPE Conference
• /
• 2011.07a
• /
• pp.126-127
• /
• 2011

본 논문에서는 분산전원용 UPQC(Unified Power Quality Conditioner)에 사용되는 스위칭 알고리즘으로 PRT 기반 전압/제어 알고리즘을 적용한다. 분산전원용 UPQC는 전압제어형전압원인버터(VCVSI:Voltage-Controlled VSI)와 전류제어형전압원인버터(CCVSI:Current-Controlled VSI)를 계통과 직 병렬로 연결한 형태로 PRT 전압/전류 제어 알고리즘을 구동 알고리즘으로 사용하게 되면 회로 구성이 간단하고 제어가 용이한 장점이 있다. 본 논문에서는 PRT 기반 전압/전류 알고리즘을 UPQC에 적용하는 방법을 설명하고, 이의 유용성을 확인하기 위해 시뮬레이션을 수행하였다.

• The Proceedings of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.2 no.1
• /
• pp.83-89
• /
• 1988

본 논문에서는 기존 고층주택단지를 대상으로 승강기가 전부하 상태로 상승할 때 실제로 전동기의 인입간선에 흐르는 최대전류, 즉 가속전류와 이로인해 생기는 전압강하를 실제분석했다. 이 결과에서 나타난 승강기의 가속전류 오용범위는 그 전동기의 규격전류에 대해 5.5㎾가 380%이하, 7.5㎾는 350%이하 11㎾는 330%이하이며, 간선의 전압강하는 5% 이내로 유지되고 있음을 알 수 있었다.

• Proceedings of the KIPE Conference
• /
• 2019.07a
• /
• pp.400-401
• /
• 2019

본 논문에서는 전동기 제정수와 전압 및 전류제한 값에 따른 단상 영구자석 동기전동기의 능력곡선을 분석하였다. 역기전력 상수와 고정자 인덕턴스 및 전압 전류 제한값에 따라 영구자석 동기전동기의 능력곡선이 변하게 되며, 최대토크를 얻을 수 있는 인가전압의 크기 및 위상이 결정된다. 제안한 능력곡선의 분석방법을 통하여 얻은 최대토크에서의 인가전압을 컴퓨터 모의실험으로 검증하였다.