• 전력전자학회논문지
• /
• 제13권3호
• /
• pp.213-220
• /
• 2008

본 논문에서는 전압강하 보상모드를 갖는 직류 지하철 회생인버터 시스템을 제안하였다. 주 정류기에 고장이 발생하면 직류 지하철은 전원측으로부터 전력을 공급받지 못한다. 실제적으로 사고를 방지하기 위하여 변전소 측에 예비 정류기가 설치되어 있다. 이 논문에서는 전압강하 보상모드가 별도의 예비정류기를 대신하여 회생인버터에 부가된다. 제안된 인버터 시스템은 직류 가선 전압에서 발생한 회생에너지를 계통으로 반환한다. 부가하여, 인버터는 직류 지하철 시스템에서 사용된 전력변환장치에 의하여 야기된 고조파를 보상할 수 있다. 컴퓨터 시뮬레이션에 의해서 제안된 제어 알고리즘의 효용성을 설명하였다.

• 조명전기설비학회논문지
• /
• 제22권10호
• /
• pp.41-48
• /
• 2008

본 연구에서는 전압품질에 민감한 설비를 위한 3상 Z-소스 동적 전압 보상기(Z-DVR : Z-Source Dynamic Voltage Restorer)를 제시하였다. 제안된 시스템은 수동필터와 Z-소스 토폴로지의 직렬형 능동필터로 구성된다. Z-DVR의 ESS(Energy Storage System)로는 친환경적인 고분자 전해질 연료전지(PEMFC : Proton Exchange Membrane Fuel Cells)를 사용하였다. 고조파 검출은 동기좌표계의 $i_{d}-i_{q}$ 이론에 의하였으며, 부하전압 보상을 위하여 PI제어를 사용하였다. 3상 전원이 모두 전압 sag가 발생하는 경우, PSIM에 의하여 제안된 방법과 배터리 스택을 적용하는 종전의 방법에 대하여 시뮬레이션을 수행하였으며, 전압 보상성능이 유사함을 알 수 있었다. 또한 전압 sag와 swell이 동시에 또는 독립적으로 발생하는 다양한 전원 조건하에서 제안된 시스템의 전압 보상 성능과 전압에 대한 %THD(%Total Harmonic Distortion)를 검토하였다.

• 한국철도학회논문집
• /
• 제12권5호
• /
• pp.694-699
• /
• 2009

교류 전기철도 급전시스템의 전압, 전류의 왜곡 및 전압 sag과 무효전력을 보상하기 위한 단상 UPQC의 동기좌표계를 이용한 제어 방법을 제안한다. 단상 UPQC의 동기좌표계를 이용한 제어를 통해 단상인버터 형태인 UPQC의 직렬보상기와 병렬보상기를 순시적으로 제어한다. 시뮬레이션을 통해 단상 UPQC를 이용하여 비선형 단상 부하인 차량으로 인해 급전시스템에 생길 수 있는 전압, 전류의 왜곡 및 전압 sag과 무효전력의 보상이 가능함을 증명하고, 단상 UPQC의 동기좌표계를 이용한 제어 방법이 타당함을 확인한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.395-396
• /
• 2014

3상 독립형 인버터의 비대칭 출력 전압은 부하의 불평형에 의하여 야기되며 암 단락을 방지하기 위한 데드타임은 출력 전압에 비선형적인 특성을 발생시킨다. 인버터가 불평형부하 구동 시 3상 출력전압은 불평형의 홀수배 고조파를, 동기좌표계 상에서 dq전압은 서로 크기가 다른 짝수배 고조파를 발생시킨다. 본 논문에서는 불평형부하에 따른 불평형 출력 전압을 평형으로 유지하는 동시에 공진제어를 이용하여 데드타임에 의한 불평형 고조파를 보상하는 전압제어기를 제안하였으며 10kW 용량의 독립형 인버터를 제작하여 제안한 제어기법의 타당성을 입증하였다. 실험을 통해 출력 전압의 THD는 4.3%에서 1.5%로, 불평형율은 4.3%에서 1.1%로 감소함을 확인하였다.

• 조명전기설비학회논문지
• /
• 제21권1호
• /
• pp.131-141
• /
• 2007

본 논문에서는 병렬 인버터를 통한 고조파 보상은 물론 직렬 인버터로 전압강하 보상 및 부하불평형 문제도 해결할 수 있는 보상설비에 대하여 특성을 분석하였다. 제안하는 설비의 구조와 제어방법을 제시하고, 제어방법의 효과를 검증하기 위하여 전기철도 급전시스템과 보상설비를 모델링하여 모의계산을 수행하여 그 결과를 제시하였으며, 본 논문에서는 기존의 급전선로 전압강하 보상시스템의 단점을 보완하기 위해 DC-Link를 공유하는 직렬과 병력형 인버터를 Scott 변압기 2차 측의 T상과 M상에 두어 다양한 보상 특성을 확인하였다. 본 논문에서 제안하는 시스템은 급전선로의 전기차로 인해 발생하는 고조파전류를 병력인버터를 통해 제거하여 154[kV] 3상 모선으로의 유임을 차단하게 된다. 또한 모선의 선간단락, 일선지락 등의 사호로 발생되는 급전선로의 순간전압강하 혹은 순간전압상승 등을 보상하여 지속적인 전압공급을 가능하게 됨을 확인하였다. 더불어 철도의 기동 등으로 인한 순간적인 전압의 강하에 있어서도 직렬인버터를 통한 보상으로 인해 전압의 지속적인 유지를 확보할 수 있음을 확인하였다. 본 논문에서는 이러한 다양한 보상동작을 수행한 수 있는 제안된 시스템의 동작을 PSCAD/EMTDC를 통해 검증하였으며, 향후 시스템 제작에 따른 특성분석에 용이하게 적용될 것으로 보인다.

• 조명전기설비학회논문지
• /
• 제20권5호
• /
• pp.18-24
• /
• 2006

본 논문은 순간전압강하 보상을 위해 축전지와 울트라커패시터가 병렬로 연결된 무정전 전원장치 시스템을 제안하였다. 축전지와 병렬로 연결된 울트라커패시터는 정전시 순간전압강하를 보상하고, 출력전압의 전압 변동률을 감소시키는 역할을 한다. 무정전 전원장치에서 울트라커패시터의 빠른 순간전압보상 구현을 위해 3[kVA]의 시스템을 제작하여 실험을 수행하였다. 실험결과를 통하여 울트라커패시터의 빠른 보상특성과 울트라커패시터를 사용함으로써 출력전압의 변동률이 5[%]이내를 만족함을 확인하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2016년도 추계학술대회 논문집
• /
• pp.3-4
• /
• 2016

본 논문은 양방향 DC-DC 컨버터에서 출력 전류 응답성 향상을 위한 전향보상 기법을 제안하였다. 배터리의 충전 및 방전 수행 시, 안정적인 전압, 전류 제어를 위해 전향 보상은 필수적이다. 충전 모드일 때, 변압기 턴수비를 고려하여 1차측 스위치의 Phase shift 값을 전향보상 하였다. 방전모드 일 때, 전압 전달비와 변압기 턴수비를 고려하여 전향보상 하였다. 제안한 전향보상 기법은 시뮬레이션을 통해 검증하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.253-254
• /
• 2014

본 논문에서는 무정전전원장치(UPS : Uninterruptible Power Supply 이하 UPS)에서 사용되는 단상인버터의 전압 제어기의 낮은 대역폭으로 인하여 발생될 수 있는 전압 위상 지연 문제를 해결한다. 제안하는 방법은 전압 명령에 대한 전향보상을 이용한 새로운 전압 제어기를 제안하고 이를 MATLAB Simulink를 사용한 시뮬레이션을 통하여 효과를 입증하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2015년도 제46회 하계학술대회
• /
• pp.1064-1065
• /
• 2015

단상 계통 연계형 전력 변환기에서 계통과 연계하기 위해서는 계통의 위상 정보를 정확히 측정하여 전력 변환기의 출력 주파수와 위상이 동일한 상태로 전류가 공급 되도록 해야 한다. 본 논문에서는 단상 d-q 좌표 변환 기법을 통한 위상 동기화 기법을 적용하여 왜곡된 계통전압이 d축 전압에 야기 되는 에러 성분을 최소화 하는 보상 기법을 제안한다. 제안된 기법은 동기 d축 전압을 일정한 주기로 적분하여 에러 성분을 최소화 한 후, PI제어를 통해 d축 전압을 0으로 수렴하게 하는 기법이다. 제안된 기법은 추가적인 하드웨어를 요구하지 않는다. 본 논문의 타당성을 검증하기 위해 3[kW]급 단상 계통 연계형 전력변환기 시작품을 제작하고 실험을 통해 증명하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.715-718
• /
• 1998

본 논문에서는 시분할 구조와 1.5bit 디지털 에러보상을 사용하여 작은 면적을 갖는 저 전압, 저전력 10bit 1㎒ 사이클릭 A/D 변환기를 제안하였다. 제안된 사이클릭 A/D 변환기는 시분할 구조를 사용함으로서 변환속도의 향상과 저 전력 특성을 가질 수 있었으며 1.5bit 디지털 에러 보상을 사용함으로서 10bit의 고해상도와 저 전력 특성을 구현할 수 있었다. 제안된 사이클릭 A/D 변환기는 0.6㎛ CMOS Nwell 공정 parameter로 simulation 하였으며 layout 결과 칩면적은 1.1㎜×0.8㎜ 이며 이는 비슷한 성능을 갖는 다른 A/D 변환기에 비하여 매우 작은 크기이다. 제안된 사이클릭 A/D 변환기는 3V의 전원전압에 1.6㎽의 전력소모를 갖는다. Matlab simulation 결과 INL, DNL은 각각 0.6LSB, 0.7LSB 이하의 값을 보였다.