• 한국정보통신학회논문지
• /
• 제11권3호
• /
• pp.570-576
• /
• 2007

본 연구에서는 field-dependent polarization 모델과 square-law FET 모델을 이용하여 Metal- ferroelectic-semiconductor FET (MFSFET) 소자의 특성을 연구하였다. 게이트 전압에 따른 드레인 전류특성에서 강유전체 박막의 항전압이 0.5 와 1 V 일 때, 각각 1와 2 V의 메모리 창 (memory window) 을 나타내었다. 드레인 전류-드레인 전압곡선에서 두 부분의 문턱전압에 의해 나타난 포화 드레인 전류차이는 게이트 전압이 0, 0.1, 0.2, 0.3 V 일 때, 각각 1.5, 2.7, 4.0, 5.7 mA로 명확한 차이를 나타내었다. PLZT(10/30/70), PLT(10), PZT(30/70) 박막의 이력곡선 시뮬레이션과 리텐션 특성의 fitting 결과를 바탕으로 시간경과 후의 드레인 전류를 분석한 결과, PLZT(10/30/70) 박막이 10년 후에도 약 18%의 포화 전류가 감소하는 가장 우수한 신뢰성을 나타내었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.450-450
• /
• 2013

플래시 메모리는 소형화가 용이하고, 낮은 구동 전압과 빠른 속도의 소자 장점을 가지기 때문에 휴대용 전자기기에 많이 사용되고 있다. 현재 사용되고 있는 플로팅 게이트를 이용한 플래시 메모리 소자는 비례축소에 의해 발생하는 단 채널 효과, 펀치스루 효과 및 소자 간 커플링 현상과 같은 문제로 소자의 크기를 줄이는데 한계가 있다. 이 문제를 해결하기 위해 FinFET, nanowire FET, 3차원 수직 구조와 같은 구조를 가진 플래시 메모리에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 비례축소의 용이함과 낮은 누설 전류의 장점을 가진 FinFET 구조를 가진 낸드 플래시 메모리의 전기적 특성에 대해 조사하였다. 메모리의 집적도를 높이기 위하여 비대칭 FinFET 구조를 가진 더블 게이트 낸드 플래시 메모리 소자를 제안하였다. 비대칭 FinFET 구조는 더블 게이트를 가진 낸드 플래시에서 각 게이트 간 간섭을 막기 위해 FinFET 구조의 도핑과 위치가 비대칭으로 구성되어 있다. 3차원 TCAD 시뮬레이션툴인 Sentaurus를 사용하여 이 소자의 동작특성을 시뮬레이션하였다. 낸드 플래시 메모리 소자의 게이트 절연 층으로는 high-k 절연 물질을 사용하였고 터널링 산화층의 두께는 두 게이트의 비대칭 구조를 위해 다르게 하였다. 두 게이트의 비대칭 구조를 위해 각 fin은 다른 농도로 인으로 도핑하였다. 각 게이트에 구동전압을 인가하여 멀티비트 소자를 구현하였고 각 구동마다 전류-전압 특성과 전하밀도, 전자의 이동도와 전기적 포텐셜을 계산하였다. 기존의 같은 게이트 크기를 가진 플로팅 게이트 플래시 메모리 소자에 비해 전류-전압곡선에서 subthreshold swing 값이 현저히 줄어들고 동작 상태 전류의 크기가 늘어나며 채널에서의 전자의 밀도와 이동도가 증가하여 소자의 성능이 향상됨을 확인하였다. 또한 양족 게이트의 구조를 비대칭으로 구성하여 멀티비트를 구현하면서 게이트 간 간섭을 최소화하여 각 구동 동작마다 성능차이가 크지 않음을 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제45회 하계 정기학술대회 초록집
• /
• pp.224.1-224.1
• /
• 2013

CIGS박막 태양전지의 온도에 의한 효율변화를 알아보기 위해 $25^{\circ}C$, $50^{\circ}C$, $100^{\circ}C$, $150^{\circ}C$, $200^{\circ}C$에서 각각 10시간을 노출시킨 후 전기적인 특성들을 측정하여 초기 값들과 비교해 보았다. 태양전지의 온도 스트레스에 의한 특성 및 파라미터들의 변화들을 확인하기 위해 Light I-V를 측정하여 비교 분석하였다. 실험에 사용한 소자의 초기 파라미터들은 $25^{\circ}C$에서 측정하였고, 개방전압 0.66V, 곡선인자 67.99%, 효율 10.49%이다. 각 온도별 노출에 대해 CIGS박막 태양전지의 효율은 $50^{\circ}C$, $100^{\circ}C$에서는 초기 값과 비슷하였고, $150^{\circ}C$, $200^{\circ}C$에서 초기 값 대비 22.8%, 57.5% 감소 특성을 보였다. 단락전류는 온도별 노출에 대해서 크게 변화하는 모습이 나타나지 않았고, 개방전압과 곡선인자는 효율과 마찬가지로 $150^{\circ}C$, $200^{\circ}C$에서 감소하는 모습이 나타났다. $150^{\circ}C$, $200^{\circ}C$에서 개방전압이 3.4%, 8.3%, 곡선인자는 19.9%, 53.7%정도 감소하였다. 이 실험을 통해 개방전압과 곡선인자가 일정 온도부터 온도의 영향을 받아 감소하고, 그 영향으로 효율이 감소하게 되는 것을 확인하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2017년도 추계학술대회
• /
• pp.77-78
• /
• 2017

본 논문에서는 온라인 업데이트 상황에서의 배터리 용량 감소상태를 추정하기 위해 사용되는 전압변동곡선(Differential Voltage; DV)을 실시간으로 추정하는 알고리즘을 개발한다. 동적 전류 특성으로 인한 오차의 최소화를 위해 내부 임피던스 성분에 의한 전압 변동을 고려하는 방법론을 제안하며, 이는 필터링 기법을 통한 파라미터 추정 과정을 포함한다. 본 연구의 타당성은 단전지 전류 프로파일 실험 결과를 기반으로 시뮬레이션을 통하여 검증한다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.215-215
• /
• 2010

실리콘 산화막 ($SiO_2$)의 성장 과정에서 발생하는 $SiO_2$ 층에 포획된 전자-정공, Si-$SiO_2$ 계면 영역의 산화물 고정 전하와 Si-$SiO_2$ 계면의 표면 준위에 포획된 전하와 같은 $SiO_2$ 의 결점에 의해 전계효과 트랜지스터 소자의 전기적 특성을 저하하여 신뢰성을 높이는데 한계점이 발생한다. $SiO_2$ 의 결점에 의한 전계효과 트랜지스터 소자의 전기적 특성 변화에 대한 연구는 활발히 진행되었으나, 전계효과 트랜지스터 소자에서 셀 사이즈가 감소함에 따라 전기적 특성에 대한 연구는 많이 진행되지 않았다. 본 연구에서는 산화나 산화 후 열처리 과정 동안에 생기는 Si-$SiO_2$ 계면에서의 산화물 고정 전하의 위치에 따른 전계효과 트랜지스터 소자의 전기적 특성 변화를 TCAD 시뮬레이션 툴인 Sentaurus를 사용하여 관찰하였다. Si-$SiO_2$ 계면 근처의 실리콘 산화물내에 위치시킨 양전하를 산화물 고정 전하로 가정하여 시뮬레이션 하였다. 또한 40 nm의 전계효과 트랜지스터 소자에서 산화물 고정 전하의 위치를 실리콘 산화 막의 가장자리부터 중심으로 10 nm씩 각각 차이를 두고 비교해 본 결과, $SiO_2$의 가장 자리보다 $SiO_2$의 한 가운데에 산화물 고정 전하가 고정되었을 때 전류-전압 특성 곡선에서 문턱전압의 변화가 더 뚜렷함을 알 수 있었다. 산화물 고정 전하를 Si-$SiO_2$ 계면으로부터 1~5 nm 에 각각 위치시켜 계산한 결과 산화물 고정 전하에 의해 문턱 전압이 전류-전압 특성 곡선에서 낮은 전압쪽으로 이동하였고, 산화물 고정 전하가 Si-$SiO_2$ 계면에 가까울수록 문턱 전압의 변화가 커졌다. 이는 전계효과 트랜지스터 소자에서 Si-$SiO_2$ 계면의 산화물 고정 전하에 의해 실리콘의 전위가 영향을 받기 때문이며, 양의 계면전하는 반도체의 표면에서의 에너지 밴드를 아래로 휘게 만들어 문턱전압을 감소하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2011년도 추계학술대회
• /
• pp.295-296
• /
• 2011

본 논문에서는 PSCAD/EMTDC 프로그램을 통해 HVDC 제어기를 설계하였다. HVDC 제어기는 컨버터의 운전모드에 따라서 인버터 제어기와 정류기 제어기로 나뉘며, 인버터 제어기는 전류제어기, 전압제어기, 소호각 제어기로 구현하고, 정류기 제어기는 전류제어기 및 전압제어기로 구현하였다. HVDC V-I 특성곡선에 VDCOL을 적용하여 전압에 따른 전류의 의존 특성을 반영하였다. ac 계통 단상 지락 고장, 3상 지락 고장에 대해 시뮬레이션하여 설계한 제어기의 정상상태 및 과도상태시 응답성능을 검증하였다.

• 한국결정성장학회지
• /
• 제12권1호
• /
• pp.42-49
• /
• 2002

기공 크기와 분포가 다른 세 종류의 전해용 탄소전극 즉, YBD-like grade carbon, YBD grade carbon, P2X grade carbon 전극의 전극 특성과 불소 전해특성을 비교하였다. 탄소전극의 특성 조사는 물리적 특성 및 1 mM의 $[[Fe(CN)_6]^\;{3-}/Fe(CN)_6$]$^{4-}$가 첨가된 0.5M $K_2SO_4$ 용액에서의 변전위 전류전압곡선과 한계확산전류밀도를 통하여 전기화학적 거동을 평가하고. 불소 전해특성은 $85^{\circ}C$의 KF.2HF용응염의 전기분해 시 임계전류밀도로 비교하였다. 이 결과 변.전위 전류전압곡선과 한계전류밀도에서는 적절한 기공을 함유한 P2X grade carbon 전극이, 불소 전해특성에서는 200~300$\mu$m의 기공 크기를 갖는 YBD-like grade carbon 전극이 우수한 전극 특성을 보였다. 이러한 전극 특성의 차이는 탄소전극 표면에 용도에 적합한 크기의 기공이 적절하게 분포되어 있음에 기인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.596-596
• /
• 2012

모듈 상태에서의 태양전지 효율에 영향을 주는 외부 요인으로는 풍력과 눈 등의 하중으로 인한 물리적 스트레스와 자외선을 포함하는 광범위한 파장 대역의 빛의 영향 등이 있다. 따라서 본 연구에서는 태양전지의 야외 노출 시간에 따른 소자의 특성 및 효율 변화를 분석하고자 효율이 17.14%인 결정질 태양전지를 18시간 야외에서 노출 시켜 6시간 간격으로 전기적 특성을 분석해 태양전지의 여러 파라미터 변화를 분석하고자 한다. 본 실험에서는 태양전지의 외부 노출에 의한 소자 특성 및 파미미터 변화를 확인하고자 일정 시간 간격으로 노출 된 solar cell에 대한 Dark I-V, Light I-V 측정을 하였다. DIV 측정을 통해 노출 시간이 증가할수록 동일전압 대비 current가 증가하는 것을 알 수 있었다. 또한 역방향 전압에서는 누설전류가 증가함을 확인하였다. Turn-on 전압 감소와 누설전류 증가, 직렬저항의 변화로 인한 소자의 파라미터 변화를 확인하기 위한 LIV 측정에서는 노출 시간 증가에 따라 단락전류 $0.177(mA/cm^2)$, 개방전압 2.699 (mV), 곡선인자 0.5%가 감소하였으며, 소자의 효율도 0.27% 감소하였다. 이처럼 태양전지의 외부 노출은 소자의 파라미터를 감소시키고 최종적으로 소자의 효율을 저해하는 원인이 됨을 확인하였다.

• 한국조명전기설비학회지:조명전기설비
• /
• 제9권2호
• /
• pp.29-34
• /
• 1995

본 논문에서는 콤팩트 형광램프용 Dimming형 전자식 안정기의 설계에 있어서, 인버터 공진탱크의 커패시턴스값을 변화시킬 때 전압이득곡선을 분석하여 최적의 회로정수를 결정하는 방법을 제안하였다. 또한 하프브리지 인버터회로의 회로정수에 대한 PSpice 시뮬레이션을 행하여 램프전압과 전류값을 구하였고, 실제 전자식 안정기를 제가하고 시동특성과 조광특성을 비교분석하였다. 시동특성은 일반 전자식 안정기와 거의 동일하였으며, 조광특성은 전체 광출력의 5%까지 안정동작되어, 제안된 방법이 뛰어남을 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제45회 하계 정기학술대회 초록집
• /
• pp.232.1-232.1
• /
• 2013

본 연구에서는 asymmetric과 symmetric 구조의 n채널 MOSFET 소자의 성능 평가에 관한 실험을 진행하였다. 소자의 성능 평가에 있어 아날로그 회로에서의 DC 이득은 중요한 파라미터 중 하나 이다. 따라서 본 연구에서는 gm/ID 측정법을 이용하여 각 소자의 DC 이득 특성을 분석하였다. 게이트 전압에 따른 드레인 전류-드레인 전압 특성 곡선으로부터 early voltage 값을 추출하였다. 이후 최종적으로 수치적 계산을 통해 DC 이득 값을 추출하였다. 실험 결과 asymmetric과 symmetric 소자의 경우 early voltage 값이 각각 -34 V와 -15 V였으며 따라서 DC 이득 특성 또한 asymmetric 소자의 경우가 우수한 것을 확인하였다.