

# PSCAD/EMTDC 프로그램을 이용한 HVDC 제어기 설계

최순호, 김찬기, 김재한, 김진영  
전력연구원

## HVDC Controller Design Using PSCAD/EMTDC Program

Soon-Ho Choi, Chan-Ki Kim, Jae-Han Kim, Jin-Young Kim  
KEPCO Research Institute

### ABSTRACT

본 논문에서는 PSCAD/EMTDC 프로그램을 통해 HVDC 제어기를 설계하였다. HVDC 제어기는 컨버터의 운전모드에 따라서 인버터 제어기와 정류기 제어기로 나뉘며, 인버터 제어기는 전류제어기, 전압제어기, 소호각 제어기로 구현하고, 정류기 제어기는 전류제어기 및 전압제어기로 구현하였다. HVDC V-I 특성곡선에 VDCOL을 적용하여 전압에 따른 전류의 의존 특성을 반영하였다. ac 계통 단상 지락 고장, 3상 지락 고장에 대해 시뮬레이션하여 설계한 제어기의 정상상태 및 과도상태시 응답 성능을 검증하였다.

### 1. 서 론

HVDC 시스템은 정류기와 인버터 양단 모두 ac 계통과 연계되는 전력시스템으로서, HVDC 시스템의 초기 기동과 정상상태 운전 등의 기본 동작 뿐 아니라, ac 계통 과전압, 저전압, 단상 지락 고장 및 3상 고장, dc 계통 고장 등과 같은 특수 상황에서의 ac와 dc 계통간 상호 연계한 동작 특성을 검증하여<sup>[1],[2]</sup>, 예측가능한 고장상황 등에 사전에 대비할 필요가 있다. 이를 위해서 HVDC 시스템의 모델링 및 시뮬레이션이 이루어져야 하며, ac 계통 등가전원, 등가 임피던스를 포함하는 ac 등가 계통과 컨버터 변압기, 사이리스터 밸브, 평활 리액터, ac 고조파 필터, dc 송전선로 등을 포함하는 dc 계통으로 HVDC 시스템을 구성하여<sup>[3]</sup>, 정상상태 및 과도상태 시뮬레이션을 통해 운전 특성을 검증할 필요가 있다.

HVDC 제어기는 ac 계통에 연계된 컨버터의 운전모드에 따라 인버터 제어기와 정류기 제어기로 나누어 구성하였다. HVDC V-I 특성곡선에 계통 고장 및 순시 전압 강하 등에 의해 정류실패가 발생하는 것을 방지하려는 목적으로 VDCOL

(Voltage Dependent Current Order Limit)을 적용하여, ac 전압의 변동에 따라 전류제어기의 지령을 설계 범위 이내로 제한하였다<sup>[4]</sup>. 설계한 제어기의 응답성능을 시험하기 위해 PSCAD/EMTDC 프로그램을 통해 시뮬레이션하였고, ac 계통 단상 지락 고장, ac 계통 3상 지락 고장의 경우에 대해 그 결과를 확인하였다.

### 2. HVDC 제어기 설계

PSCAD/EMTDC상에서 구현한 HVDC 시스템의 제어기는 인버터측 제어기와 정류기측 제어기로 구성된다. 각각의 제어기는 그림 2와 같은 전압-전류 특성곡선에 따른 제어기능을 구현하도록 하였으며, 이를 위해서, 정류기측은 전압제어기와 전류제어기를 적용하고, 인버터측에는 소호각 제어기, 전류제어기, 전압제어기를 적용하였다.

고장 후의 복귀를 돕기 위해, 양측 모두에 VDCOL (Voltage dependent current order limiter) 특성을 부가하였다. 각각의 제어기에서 출력하는 점호각 값을 비교하여 인버터에서는 최소값을 제어지령으로 선택하고, 정류기에서는 최대값을 제어지령으로 선택한다.

정류기와 인버터 제어기의 V-I 특성곡선이 만나는 정격 운전점에서 정류기는 전류제어기, 인버터는 전압제어기가 동작한다. 인버터 제어기는 직류전류  $I_{dc}$ 가 1.0pu 이하로 감소하면, 인버터는 0.1pu의 전류마진을 가지며 전류제어로 동작하고, 직류전압  $V_{dc}$ 가 0.6pu 이하로 감소하면, VDCOL에 의해 전류가 0으로 감소되도록 제어된다. 정류기 제어기는 직류전압  $V_{dc}$ 가 0.5pu 이하로 감소하면, VDCOL에 의해  $V_{dc}=0.2pu$ ,  $I_{dc}=0.3pu$ 인 운전점까지 감소한 후, 전압이 0이 되도록 제어한다.




그림 1 HVDC 시스템 구성




그림 2 HVDC 전압-전류 특성곡선




그림 3 인버터 제어기 블록도

그림 3에 HVDC 인버터 제어기의 블록도를 나타내었다. 인버터측 제어기는 소호각 제어기, 전압 제어기, 전류 제어기로 구성된다<sup>[5]</sup>.

### 2.1 소호각 제어기

인버터의 경우 정류기와 달리 점호각 제어가 아닌 소호각 제어를 하는데, ac 계통의 고장 또는 전압 강하 등으로 발생할 수 있는 컨버터 밸브의 정류 실패 (Commutation Failure)를 방지하려는 목적이다. HVDC 시스템의 컨버터 밸브에서 측정된 소호각의 평균값을 제어기의 입력으로 한다. 최소 소호각인 18°와 차를 구하여 소호각 오차를 발생하여 PI제어기에 입력된다.

### 2.2 전류 제어기

전류 제어기의 출력은 컨버터 점호 제어 지령인 점호각이며, HVDC 시스템에서 전류 제어기의 안정도는 dc 선로, ac 계통 등에 따라 5~20Hz의 임계 주파수를 갖는다. 이러한 임계 주파수에서 충분한 위상 마진을 얻기 위해 저역 통과 필터가 추가되었다.

인버터에서 측정된 전압을 VDCOL 곡선에 적용하여 전류 기준값을 결정하고, 측정된 전류와 0.1pu의 전류 마진을 감하여 전류 오차를 얻고, PI 제어기를 거쳐 점호각 지령을 발생한다. 최소값과 최대값 제한이 적분기 및 제어기 출력에 포함되었으며, 이러한 제한은 시스템의 기동 및 ac 계통 고장과 같은 과도 구간에서 전류 제어기의 동작 범위를 제한하는 역할을 한다.

### 2.3 전압 제어기

전압제어기의 입력은 인버터에서 측정된 전압이며, 인버터의 점호각 동작 범위는 70°~150°이므로, 점호각에 따라 전압의 증감이 반대로 변화하는 변곡점(90°)으로 인해 제어가 불안정해지는 것을 막기 위해 입력값에 절대값을 취하였다. 그리고 VDCOL를 적용한 제어기의 특성 곡선을 정류기 측의 전류 제어 지령에 적용하게 된다.

## 3. PSCAD/EMTDC 시뮬레이션

제어기를 포함한 HVDC 시스템을 PSCAD/EMTDC 프로그램으로 모델링하였으며, 시뮬레이션을 통해 제어기의 성능을 확인할 수 있도록 HVDC 시스템의 정상상태운전 중에 ac 계통 단상 고장 및 3상 고장을 발생시켰으며, 고장 해소 후 빠르게 정상상태로 회복하는 제어 특성을 확인할 수 있다.

그림 4(a)는 HVDC 시스템에서 t=1[s]에 고장 구간 0.05[s]의




그림 4 ac 계통 고장 시뮬레이션 (a) 단상 고장 (b) 3상 고장

ac 계통 단상 지락 고장을 시뮬레이션한 결과를 나타낸다. HVDC 시스템에서 고장 해소 후 제어기의 빠른 응답특성에 의해 dc 전압 및 전류를 회복하는 것을 확인할 수 있다.

그림 4(b)는 HVDC 시스템에서 t=1[s]에서 고장 구간 0.05[s]의 3상 지락 고장을 시뮬레이션하였으며, t=1[s]에서 ac 3상 전압이 고장에 의해 0.05[s]의 구간 동안 영진압이 되며, dc 전압 및 전류는 0으로 감소하지만, 고장 해소 후 제어기의 빠른 응답특성에 의해 dc전압 및 전류를 회복하는 것을 확인할 수 있다.

## 4. 결 론

본 논문에서는 HVDC 제어기를 PSCAD/EMTDC를 통하여 모델링하고, 시뮬레이션을 통해 검증하였다. 제어기는 변환소 컨버터 동작에 따라 인버터 제어기와 정류기 제어기로 나뉘며, 인버터는 전류제어기, 전압제어기, 점호각 제어기로 구성하였고, 정류기는 전류제어기 및 전압제어기로 구성하였다. HVDC 제어기 V-I 특성곡선에 VDCOL을 적용하여 계통 고장 및 순시 전압 강하 등에 의해 정류실패가 발생하는 것을 방지하였다. 제어기의 응답특성을 확인하기 위해 PSCAD/EMTDC상에서 단상 지락 고장, 3상 지락 고장을 시뮬레이션하여, HVDC 제어기의 성능을 검증하였다.

## 참 고 문 헌

- [1] M.O. Faruque, Yuyan Zhang, V. Dinavahi, "Detailed Modeling of CIGRE HVDC Benchmark System Using PSCAD/EMTDC and PSB/SIMULINK," IEEE Trans. on Power Delivery, vol. 21, no. 1, pp.378-387, Jan. 2006.
- [2] F. Karlecik-Maier, "A new closed loop control method for HVDC transmission," IEEE Trans. on Power Delivery, vol. 11, no. 4, pp. 1955-1960, Oct. 1996.
- [3] D.A. Woodford, A. M. Gole, and R. W. Menzies, "Digital simulation of DC links and AC machines," IEEE Trans. Power App. Syst., vol. 102, no. 6, pp. 1616-1623, Jun. 1983.
- [4] Y. Maharsi, V.Q. Do, V.K. Sood, S. Casoria, J. Belanger, "HVDC Control System Based of Parallel Digital Signal Processors," IEEE Trans. on Power Systems, vol. 10, no. 2, pp. 995-1002, May 1995.
- [5] The Three Gorges Project Technical Report, ABB Power systems, 2001.
- [6] PSCAD/EMTDC User's Manual, Manitoba HVDC Research Centre, 2010.