• Journal of the Korean Institute of Intelligent Systems
• /
• v.17 no.4
• /
• pp.569-574
• /
• 2007

최근 많은 광대역 유무선 통신 응용분야에서 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 표준기술로 채택하고 있다. OFDM 방식의 고속 무선 데이터 통신을 위한 FFT 프로세서는 일반적으로 DSP(Digital Signal Processing)로 구현되었으나, 큰 전력 소비를 필요로 한다. 따라서, OFDM 통신방식의 단점인 전력문제를 보완하기 위해서 전류모드 FFT LSI가 제안되었고, 저소비전력 전류모드 FFT LSI를 동작시키기 위해서는 전류모드를 전압모드로 바꾸는 VIC(Voltage to Current Converter) 그리고 다시 전류모드를 전압모드로 바꾸어 주는 IVC(Current to Voltage Converter)가 필요하다. 그러나, OP-AMP로 구현되는 종래의 IVC는 회로규모가 크고, 전력소비가 크며, LSI 내에 크고 정확한 높은 저항을 필요로 한다. 또한 전류모드신호처리에서 많이 이용되는 Current Mirror 회로 등의 출력단자로부터 전류신호를 입력받은 경우, 입력단자간의 전위차가 발생하며, DC offset 전류가 발생하는 등의 문제점을 갖는다. 따라서 본 연구에서는 저전력 동작이 가능하고, 향후, single chip 응용이 가능한 IVC를 $0.35{\mu}m$ 공정에서 설계함으로서, $0.35{\mu}m$ 공정에서의 전류모드 FFT LSI의 전압모드 출력이 가능해졌다 설계된 IVC는 FFT LSI의 출력이 디지털신호로 환산한 ${\pm}1$인 점을 감안하여, 전류모드 FFT LSI의 출력이 $13.65{\mu}A$ 이상일 때에 3.0V의 전압을 출력하고, FFT LSI의 출력이 $0.15{\mu}A$ 이하일 때에 0.5V 이하의 전압을 출력하도록 하였으며, IVC의 총 소비전력은 약 1.65mV이하로 평가되었다.

• Journal of Satellite, Information and Communications
• /
• v.7 no.2
• /
• pp.72-75
• /
• 2012

A solar array makes a Solar Array Regulator (SAR) for Low-Earth-Orbit satellite have different small signal characteristic. Therefore, an Average-Current-Mode (ACM) controller cannot control the BUCK-BOOST type SAR which operates in a current region of the solar array. In this paper, we present the Pseudo-Continuous Current Mode (PCCM) BUCK-BOOST Type SAR which can be controller by the ACM Controller. We explain the circuit operation of the PCCM BUCK-BOOST Type SAR, derive its small signal transfer function and design ACM Controller. Finally, we verify the ACM control of the PCCM BUCK-BOOST Type SAR by using a simulation.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.8 no.10
• /
• pp.1477-1483
• /
• 2013

This paper proposes a low-voltage current-mode integrator for a continuous-time current-mode baseband channel selection filter. The low-voltage current-mode linear cascode integrator is introduced to offer advantages of high current gain and improved unity-gain frequency. The proposed current-mode integrator has fully differential input and output structure consisting of CMOS complementary circuit. Additional cascode transistors which are operated in linear region are inserted for bias to achieve the low-voltage feature. Frequency range is also controllable by selecting proper bias voltage. From simulation results, it can be noticed that the implemented integrator achieves design specification such as low-voltage operation, current gain, and unity gain frequency.

• Proceedings of the IEEK Conference
• /
• 2005.11a
• /
• pp.723-726
• /
• 2005

GALS (Globally Asynchronous Locally Synchronous) 시스템 기반의 SoC 설계에 필수적인 DI (Delay Insensitive) 데이터 전송방식 중 기존의 전압 모드 기반 설계 방식은 N 비트 데이터 전송에 물리적으로 2N+1 개의 도선이 필요하다. 이로 인한 전력 소모와 설계 복잡성을 줄이기 위해 N+1 개의 도선으로 N 비트 데이터를 전송할 수 있는 전류 모드 다치 논리 회로 기반 설계 방식이 연구되었다. 그러나, static 전력의 비중이 커 데이터 전송 속도가 낮을수록 전력 소모 측면에서 취약하고, 휴지 모드에서도 상당량의 전력을 소비한다. 본 논문에서는 이러한 문제점을 해결할 수 있는 전류 모드 기반 인코더와 디코더 회로를 제안하고, 이에 따른 새로운 전류 인코딩 기법을 설명한다. 마지막으로 기존의 전압 모드 및 전류 모드 방식과 delay, 전력 소비 측면에서 비교 데이터를 제시한다.

• Proceedings of the KIPE Conference
• /
• 2017.11a
• /
• pp.3-4
• /
• 2017

컨버터 제어를 위한 피크 전류 모드는 기존의 전류 모드 제어 기법에 비해 빠른 응답과 간단한 구조로 인해 많은 컨버터 애플리케이션에서 사용된다. 그러나 듀티가 0.5를 초과하면, 서브 하모닉 발진이 전류에서 발생한다. 이러한 현상을 방지하기 위해 제어기를 안정적으로 동작 할 수 있도록 보상 기울기를 추가 한다. 그러나 기울기 보상의 방법은 구조를 복잡하게 만들고 출력 전압이 가변적 일 때 때때로 기울기를 변화시켜야 하는 문제가 있다. 따라서 본 논문에서는 기울기 보상 없이 새로운 하이브리드 모드 전류 제어 방법을 제안한다. 밸리 전류 모드에서 트레일 링 에지 변조를 사용하는 제안 된 방법에서, 서브 하모닉 발진 문제는 쉽게 해결 될 수 있다. 제안 된 제어기는 Psim 시뮬레이션에 의해 검증된다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.21 no.4
• /
• pp.1068-1076
• /
• 1996

In this paper, a new continuous-time current-mode integrator as basic building block of the low-voltage analyog current-mode active filters is proposed. Compared to the current-mode integrator which is proposed by Zele, the proposed current-mode integrator had higher unity gain frequency and output impedance in addition to lower power dissipation. And also, a current-mode third-order lowpass active filter is designed with the proposed current-mode integrator. The designed circuits are fabricated using the ORBIT's $1.2{\mu}{\textrm{m}}$ deouble-poly double-metal CMOS n-well process. The experimental results show that the filter has -3dB cutoff frequency at 44.5MHz and 3mW power dissipation with single 3.3V power supply and also $0.12mm^{2}$ chip area.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.8 no.2
• /
• pp.137-142
• /
• 2003

Two existing continuous-time models for the current-mode control have presented noticeable differences in their small-signal predictions. As an attempt to clarify the origin of these disparities, this paper presents an alternative way of deriving a continuous-time model for the current-model control. The results of this paper would provide insights to comprehend the dissimilarity in the modeling method and final results of the earlier models of current-mode control models.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.10 no.3
• /
• pp.219-225
• /
• 2005

In this paper, a new discrete-time small signal model of an average current mode control is proposed to predict the inductor current responses. Compared to the peak current mode control, the analysis of the average current mode control is difficult because of its presence of an compensation network. By utilizing sampler model, a new discrete-time small signal model is derived and used to predict the behaviors of an inductor current of average current mode control employing generalized compensation networks. In order to show the usefulness of the proposed model, prediction results of the proposed model are compared to those of the circuit level simulator, PSIM and experiment.

• Journal of IKEEE
• /
• v.12 no.4
• /
• pp.211-216
• /
• 2008

This paper proposes an 8${\times}$8 bit parallel multiplier using MOS current-mode logic (MCML) circuit for low power consumption. The proposed circuit has a structure of low-power MOS current-mode logic circuit with sleep-transistor to reduce the leakage current. The sleep-transistor is used to PMOS transistor to minimize the leakage current. Comparing with the conventional MOS current-model logic circuit, the circuit achieves the reduction of the power consumption in sleep mode by 1/50. The designed multiplier is achieved to reduce the power consumption by 10.5% and the power-delay-product by 11.6% compared with the conventional MOS current-model logic circuit. This circuit is designed with Samsung 0.35 ${\mu}m$ standard CMOS process. The validity and effectiveness are verified through the HSPICE simulation.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.5 no.3
• /
• pp.246-253
• /
• 2000

전동기의 제어기법과 제어기 등의 발달로 유도전동기는 산업용으로 널리 보급되고 있으며, 유도전동기를 고효율로 제어하기 위하여 PWM 인버터가 널리 사용되고 있다. 그리고 IGBT와 같은 고속 스위칭 소자의 발달로 인해 전압형 PWM 인버터의 스위칭 주파수가 증가가 가능하게 됐으며, 그로 인해 매우 우수한 동작 특성을 가지게 되었다. 그러나 고속 스위칭은 전압과 전류의 급격한 변화로 인해 매 스위칭마다 발생하는 고주파 성분의 커먼 모드전압과 전류를 발생하게 되고 이들은 베어링 전류와 축전압, 전도 및 방사 EMI, 기기의 절연수명 단축, 등의 악영향을 유발한다. 본 연구에서는 이러한 커먼 모드 전압과 전류에 대한 시스템 레벨 해석이 가능한 시뮬레이션 기법에 대해 실제 측정과 시뮬레이션을 통해 검정하였다. 이를 통해서 커먼 모드 전압과 전류가 PWM 인버터 시스템의 각 부에 미치는 영향을 쉽게 확인 할 수 있으며, 커먼 모드 전압과 전류의 저감을 위해 추가될 수 있는 부가적인 보조회로의 영향에 대해서도 제시된 시뮬레이션 기법을 통해 확인 할 수 있다.