• 한국신재생에너지학회:학술대회논문집
• /
• 2011.05a
• /
• pp.79.2-79.2
• /
• 2011

플라이 휠 에너지 저장장치(Flywheel Energy Storage System: FESS)는 전기 에너지를 회전 운동 에너지로 저장하였다가 필요시 회전 운동에너지를 전기 에너지로 변환하여 재사용 가능한 에너지 저장장치 이다. 최근 전력 변환 기술의 발전으로 인하여 플라이휠 에너지 저장 장치의 에너지 입출력 속도가 빨라지고 대용량의 에너지를 저장할 수 있게 되었다. 본 논문에서는 이러한 플라이휠 에너지 저장 장치의 전력 입출력 특성을 이용하여 전력 시스템에서 발생하는 저주파 진동(Low frequency oscillation)을 억제하는 방안을 제시 하여 안정도를 향상 시키고자 하였다. 전력 시스템은 발전조건, 전송조건, 부하조건에 따라 동작 조건이 지속적으로 변하고 있다. 이러한 동작 환경 변화는 전력 시스템에 대한 수학적인 표현과 실제 전력계통간의 차이가 발생하기 때문에 정확한 제어 목적을 달성하기가 힘들다. 따라서 본 논문에서는 제어기 설계 단계에서 전력 계통의 불확실성을 고려할 수 있는 $H_{\infty}$ 제어 기법을 이용하여 플라이휠 에너지 저장장치를 위한 강인 제어기를 설계 하였다. 제안한 플라이휠 에너지 저장장치의 강인 제어기의 유용성을 입증하기 위하여 1기 무한대 모선에 적용한 결과를 비선형 시뮬레이션을 통하여 다양한 외란이 발생한 경우에 외란 억제 성능과 강인성에 대하여 고찰 하였으며, 제안한 방식이 기존의 전력계통 안정화 장치(Power system stabilizer: PSS) 보다 효율적이며 전력계통의 안정도 향상에 크게 기여함을 보이고자 하였다.

• Journal of the Korea Society of Computer and Information
• /
• v.15 no.1
• /
• pp.1-12
• /
• 2010

Recently, processor performance has been improved dramatically. Unfortunately, as the process technology scales down, energy consumption in a processor increases significantly whereas the processor performance continues to improve. Moreover, peak temperature in the processor increases dramatically due to the increased power density, resulting in serious thermal problem. For this reason, performance, energy consumption and thermal problem should be considered together when designing up-to-date processors. This paper proposes three modified filter cache schemes to alleviate the thermal problem in the filter cache, which is one of the most energy-efficient design techniques in the hierarchical memory systems : Bypass Filter Cache (BFC), Duplicated Filter Cache (DFC) and Partitioned Filter Cache (PFC). BFC scheme enables the direct access to the L1 cache when the temperature on the filter cache exceeds the threshold, leading to reduced temperature on the filter cache. DFC scheme lowers temperature on the filter cache by appending an additional filter cache to the existing filter cache. The filter cache for PFC scheme is composed of two half-size filter caches to lower the temperature on the filter cache by reducing the access frequency. According to our simulations using Wattch and Hotspot, the proposed partitioned filter cache shows the lowest peak temperature on the filter cache, leading to higher reliability in the processor.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.21 no.4
• /
• pp.149-160
• /
• 2011

Smart Grid is the next-generation intelligent power grid that maximizes energy efficiency with the convergence of IT technologies and the existing power grid. It enables consumers to check power rates in real time for active power consumption. It also enables suppliers to measure their expected power generation load, which stabilizes the operation of the power system. However, there are high possibility that various kinds of security threats such as data exposure, data theft, and privacy invasion may occur in interactive communication with intelligent devices. Therefore, to establish a secure environment for responding to such security threat with the smart grid, the key management technique, which is the core of the development of a security mechanism, is required. Using a hash chain, this paper suggests a group key management mechanism that is efficiently applicable to the smart grid environment with its hierarchical structure, and analyzes the security and efficiency of the suggested group key management mechanism.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.17 no.9
• /
• pp.2063-2072
• /
• 2013

Smart Grid is the next-generation intelligent power grid that maximizes energy efficiency with the convergence of IT technologies and the existing power grid. It enables consumers to check power rates in real time for active power consumption. It also enables suppliers to measure their expected power generation load, which stabilizes the operation of the power system. However, there are high possibility that various kinds of security threats such as data exposure, data theft, and privacy invasion may occur in interactive communication with intelligent devices. Therefore, to establish a secure environment for responding to such security threat with the smart grid, the key management technique, which is the core of the development of a security mechanism, is required. Using a hash chain, this paper suggests a group key management mechanism that is efficiently applicable to the smart grid environment with its hierarchical structure, and analyzes the security and efficiency of the suggested group key management framework.

• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.44 no.1
• /
• pp.32-37
• /
• 2007

A DMB CMOS power amplifier (PA) with high efficiency and linearity is present. For this work, a 0.13-um standard CMOS process is employed and all components of the proposed PA are fully integrated into one chop including output matching network and adaptive bias control circuit. To improve the efficiency and linearity simultaneously, an adaptive bias control circuit is adopted along with second harmonic termination circuit at the drain node. The PA is shown a $P_{1dB}$ of 16.64 dBm, power added efficiency (PAE) of 38.31 %, and power gain of 24.64 dB, respectively. The third-order intermodulation (IMD3) and the fifth-order intermodulation (IMD5) have been -24.122 dBc and -37.156 dBc, respectively.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.20 no.4
• /
• pp.109-115
• /
• 2010

Differential Power Analysis (DPA) is well known as one of efficient physical side-channel attack methods using leakage power consumption traces. However, since the power traces usually include the components irrelevant to the encryption, the efficiency of the DPA attack may be degraded. To enhance the performance of DPA, we introduce a pre-processing technique which extracts the encryption-related parts from the measured power consumption signals. Experimental results show that the DPA attack with the use of the proposed pre-processing method detects correct cipher keys with much smaller number of signals compared to that of the conventional DPA attack.

• Proceedings of the Korean Information Science Society Conference
• /
• 2010.06b
• /
• pp.313-317
• /
• 2010

최근에는 반도체 공정 기술의 발달로 인하여 프로세서의 성능은 급속도록 발전하였다. 하지만 프로세서에서 소모되는 전력이 급속도록 증가하고, 이에 따라 발생된 높은 온도는 프로세서 신뢰성에 부정적인 영향을 미치고 있다. 그러므로 최근의 프로세서 설계 시 전력, 온도등도 성능과 함께 중요한 고려사항이다. 프로세서의 신뢰성에 치명적인 영향을 미치는 고온현상을 해결하기 위해서 여러 가지 연구가 이루어지고 있다. 대표적으로 방열 판, 냉각 팬 등을 이용한 기계적인 기법과 동적 온도 관리 기법, 연산 이관 기법등을 적용한 구조적인 기법이 활발하게 연구되고 있다. 이러한 기법들의 적용으로 프로세서의 온도를 효과적으로 제어할 수 있게 되었으나 기계적인 냉각 기법은 냉각 효율성이 높지 않다는 단점이 존재하고, 구조적 설계 기법을 통한 냉각기법은 온도를 제어하기 위해 프로세서의 성능을 저하시키는 치명적인 단점이 존재하기 때문에 두 기법 모두 더 많은 연구가 필요하다. 최근의 프로세서 온도 제어 연구의 초점은 부가적인 장치를 통해 프로세서 내에서 발생 된 온도를 제어하는 기계적인 냉각 기법에서 프로세서 내에서 발생하는 온도를 효과적으로 제어하여 프로세서의 신뢰성과 냉각 비용을 절감할 수 있는 구조적 설계 기법으로 이동하고 있다. 본 논문에서는 연구의 초점이 이동하는 원인에 대해 분석하고자 고성능 프로세서에서의 기계적 냉각 기법의 냉각 효율성을 분석하고자 한다. 실험 결과, 온도를 제어하는 데 있어서 매우 높은 비용($1^{\circ}C$ 감소 당 최대 3.58W, 평균 3.36W)이 소모되는 것으로 나타났다. 향후에는 구조적인 설계 기법의 냉각 효율성을 분석하는 실험을 진행하고자 한다.

• Journal of the Korea Society of Computer and Information
• /
• v.13 no.6
• /
• pp.33-39
• /
• 2008

Energy efficiency should be considered together with performance when designing embedded processors. This paper proposes a new energy-aware instruction cache design using backward branch information to reduce the energy consumption in an embedded processor, since instruction caches consume a significant fraction of the on-chip energy. Proposed instruction cache is composed of two caches: a large main instruction cache and a small loop instruction cache. Proposed technique enables the selective access between the main instruction cache and the loop instruction cache to reduce the number of accesses to the main instruction cache, leading to good energy efficiency. Analysis results show that the proposed instruction cache reduces the energy consumption by 20% on the average, compared to the traditional instruction cache.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.26 no.2
• /
• pp.425-433
• /
• 2016

In smart grid, enhancement of efficiency and interoperability of electric power system is achieved through the connection with outer network, and this induces that power grid system is threatened increasingly, becomes the main target of cyber terrorism, and is sincerely required to design the secure power system. Although SSDLC(Secure System Development Life Cycle) is used for risk management from the design phase, traditional development life cycle is somewhat limited for satisfaction of information security indicator of power control system. Despite that power control system should reflect control entities of information security considering its own characteristics, validation elements are insufficient to apply into real tasks based on existing compliance. To make design of diagnostic model and assessment process for power control system possible and to give a direction for information security and present related indicator, we propose the new risk management framework of power control system which is applied operational security controls and standard architecture presented by IEC 62351 TC 57 with enterprise risk management framework.

• Proceedings of the KIPE Conference
• /
• 2018.07a
• /
• pp.111-113
• /
• 2018

본 논문에서는 3상 듀얼 액티브 브리지 (3P-DAB) 컨버터의 경부하 조건에서 전력 변환 효율을 향상시키기 위한 효과적인 스위칭 알고리즘을 제안한다. 3P-DAB 컨버터는 교차배치 (Interleave) 구조로 인한 작은 필터 크기와 낮은 전도 손실을 얻을 수 있고, 추가적인 회로없이 소프트 스위칭이 가능하며 양방향 전력 흐름에서의 무절체 제어로 인해 고전력 애플리케이션에서 널리 사용되는 토폴로지 중 하나이다. 그러나 3P-DAB의 위상천이 방법(SPS)을 이용한 제어 방식의 경우 경부하 조건에서 영전압 스위칭(ZVS)의 실패 가능성이 높기때문에 효과적이지 않다. 본 논문에서는 SPS 제어 알고리즘과 비대칭 시비율 변조법 (Asymmetrical Pulse Width Modulation; APWM)을 연쇄적으로 사용하여, 경부하에서 스위치의 ZVS 영역을 넓히고자 한다. 3-kW의 3상 DAB 컨버터의 시작품을 구현하고 실험을 통해 제안된 방법의 효율성을 검증 하였다.