• Annual Conference of KIPS
• /
• 2011.11a
• /
• pp.747-750
• /
• 2011

최근 에너지와 자원 절약 사업의 일원으로 차세대 전력 관리 시스템인 스마트 그리드에 대한 관심이 증가하고 있다. 스마트 그리드는 전력 공급자와 소비자 사이에 통신망을 기반으로 한 양방향 전력 공급 방식을 말한다. 스마트 그리드를 통하여 전력 공급자는 소비자의 전력 사용량에 따른 탄력적인 전력 생산 및 공급이 가능하고, 소비자는 자신의 소비 패턴을 통한 효율적 전력 소비를 할 수 있다. 하지만 사이버 공격에 대한 위협이 높아지면서 공용망을 기반으로 운용되는 스마트 그리드 운용 정보에 대한 보안요구사항이 증가하고 있다. 이에 본 논문에서는 소비자 전력 사용량, 전력 사용 패턴 등의 정보가 송수신되는 지능형검침인프라의 보안 위협을 분석하고, 이를 해결하기 위한 방안을 제안한다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.15 no.1
• /
• pp.115-125
• /
• 2011

Cryptographic hash functions are also called one-way functions and they ensure the integrity of communication data and command by detecting or blocking forgery. Also hash functions can be used with other security protocols for signature, authentication, and key distribution. The SHA-1 was widely used until it was found to be cryptographically broken by Wang, et. al, 2005. For this reason, NIST launched the SHA-3 competition in November 2007 to develop new secure hash function by 2012. Many SHA-3 hash functions were proposed and currently in review process. To choose new SHA-3 hash function among the proposed hash functions, there have been many efforts to analyze the cryptographic secureness, hardware/software characteristics on each proposed one. However there are few research efforts on the SHA-3 from the point of power consumption, which is a crucial metric on hardware module. In this paper, we analyze the power consumption characteristics of the SHA-3 hash functions when they are made in the form of ASIC hardware module. Also we propose power efficient hardware architecture on Luffa, which is strong candidate as a new SHA-3 hash function. Our proposed low power architecture for Luffa achieves 10% less power consumption than previous Luffa hardware architecture.

• The KIPS Transactions:PartA
• /
• v.14A no.1 s.105
• /
• pp.47-54
• /
• 2007

In this paper we present a translation lookaside buffer (TLB) system with low power consumption for imbedded processors. The proposed TLB is constructed as multiple banks, each with an associated block buffer and a corresponding comparator. Either the block buffer or the main bank is selectively accessed on the basis of two bits in the block buffer (tag buffer). Dynamic power savings are achieved by reducing the number of entries accessed in parallel, as a result of using the tag buffer as a filtering mechanism. The performance overhead of the proposed TLB is negligible compared with other hierarchical TLB structures. For example, the two-cycle overhead of the proposed TLB is only about 1%, as compared with 5% overhead for a filter (micro)-TLB and 14% overhead for a same structure without continuos accessing distinction algorithm. We show that the average hit ratios of the block buffers and the main banks of the proposed TLB are 95% and 5% respectively. Dynamic power is reduced by about 95% with respect to with a fully associative TLB, 90% with respect to a filter-TLB, and 40% relative to a same structure without continuos accessing distinction algorithm.

• The KIPS Transactions:PartD
• /
• v.16D no.3
• /
• pp.307-316
• /
• 2009

In this paper, the spatiotemporal data mining methodology for detecting a cycle of power consumption pattern with the change of time and spatial was proposed, and applied to the power consumption data collected by GIS-AMR system with an aim to use its resulting knowledge in real world applications. First, partial clustering method was applied for cluster analysis concerned with the aim of customer's power consumption. Second, the patterns of customer's power consumption data which contain time and spatial attribute were detected by 3D cube mining method. Third, using the calendar pattern mining method for detection of cyclic patterns in the various time domains, the meanings and relationships of time attribute which is previously detected patterns were analyzed and predicted. For the evaluation of the proposed spatiotemporal data mining, we analyzed and predicted the power consumption patterns included the cycle of time and spatial feature from total 266,426 data of 3,256 customers with high power consumption from Jan. 2007 to Apr. 2007 supported by the GIS-AMR system in KEPRI. As a result of applying the proposed analysis methodology, cyclic patterns of each representative profiles of a group is identified on time and location.

• Electric Engineers Magazine
• /
• s.324
• /
• pp.38-39
• /
• 2009

• Electric Engineers Magazine
• /
• s.164
• /
• pp.58-60
• /
• 1996

• Proceedings of the Korean Information Science Society Conference
• /
• 2008.06b
• /
• pp.509-514
• /
• 2008

동적 전력 관리 기법은 임베디드 시스템과 같은 저전력성이 요구되는 시스템에서 널리 활용되고 있다. 동적 전력 관리 기법은 처리율과 소비전력 간의 상관 관계를 통해, 프로세서의 전압과 주기를 조절하여 소비 전력당 처리율을 높이는 기법이다. 이러한 동적 전압 관리 기법이 실시간 특성이 필요한 임베디드 시스템에 적용되는 경우, 실시간 스케줄러에 큰 영향을 끼치게 된다. 실시간 스케줄러에서는 주어진 임계 시간 이내에 작업의 수행을 마치기 위하여, 스케줄 가능성 테스트를 수행하여 적합한 작업들만을 실행하도록 한다. 하지만, 인터럽트 처리 등으로 인한 선점 가능성은 스케줄 가능성에 대한 분석을 복잡하게 만들고 있다. 본 논문에서는 인터럽트 처리를 고려한 실시간 스케줄링 분석 연구를 기반으로 하여, 동적 전력 관리가 추가된 경우의 영향을 분석하도록 한다. 동적 전력 관리로 인한 실시간 처리 요구 사항의 증가와 실제 적용 가능한 사례를 보인다.

• The KIPS Transactions:PartA
• /
• v.15A no.5
• /
• pp.243-248
• /
• 2008

This paper proposes a low-power carry look-ahead adder using multi-threshold voltage CMOS. The designed adder is compared with conventional CMOS adder. The propagation delay time is reduced by using low-threshold voltage transistor in the critical path. Also, the power consumption is reduced by using high-threshold voltage transistor in the shortest path. The other logic block is implemented with normal-threshold transistor. Comparing with the conventional CMOS circuit, the proposed circuit is achieved to reduce the power consumption by 14.71% and the power-delay-product by 16.11%. This circuit is designed with Samsung $0.35{\mu}m$ CMOS process. The validity and effectiveness are verified through the HSPICE simulation.

• Proceedings of the Korean Institute of IIIuminating and Electrical Installation Engineers Conference
• /
• 2005.05a
• /
• pp.205-206
• /
• 2005

태양 전지를 이용하여 정원등의 시스템을 구성하면 환경 친화적이면서도 에너지 절감의 큰 효과를 얻을 수 있다. 또한 기존의 정원등은 수은등을 사용하기 때문에 전력 소비가 많은 반면, 고휘도 LED를 사용한 정원등은 전력소비를 줄일 수 있는 큰 장점을 가지고 있다. 본 논문에서는 간단한 회로 구성과 CDS센서를 이용하여 실제적인 회로 설계를 하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.04a
• /
• pp.106-108
• /
• 2004

본 논문은 기존 전력 소비 감소만을 고려한 DVS와 달리 배터리 특성에 기반하여 DVS를 수행하는 기법을 제시한다. 배터리는 잔량에 따라 다른 전력 소비형태를 갖고 있으므로 잔량에 따라서 적합한 DVS 정책을 수행해야 효율적이다. 본 논문에서는 실험을 통해서 배터리의 특성을 파악하고, 그 특성에 따라 배터리 구간을 설정한 후 그에 적합한 DVS 알고리즘을 적용하는 기법을 제시한다. 이를 통해 효율적인 DVS 정책을 수립 할 수 있음을 IPAQ 5550 PDA에서 리눅스 운영 체제에서의 실험을 통해 보여준다.