• The Journal of the Korea institute of electronic communication sciences
• /
• v.12 no.2
• /
• pp.273-280
• /
• 2017

As massive integration technology of transistors has been developing, multi-core circuit is fabricated on a silicon chip and a clock frequency is getting faster to meet the system requirement. But increasing the clock frequency can induce some problems to violate the operation of system such as clock synchronization, so it is very import to avoid metastability events to design digital chips. In this paper, metastability windows are measured by bisection method in H-spice depending on temperature, supply voltage, and the size of transmission gate with D-FF designed with 180nm CMOS process. The simulation results show that the metastability window(: MW) is slightly increasing to temperature and supply voltage, but is quadratic to the area of a transmission gate, and the best area ration of P and Ntransitor in transmission gate is P/N=4/2 to get the least MW.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.26 no.5
• /
• pp.682-687
• /
• 2022

In this paper, the research results on monolithic three-dimensional integrated-circuit (M3DICs) stacked with tunneling field effect transistors (TFETs) are introduced. Unlike metal-oxide-semiconductor field-effect transistors (MOSFETs), TFETs are designed differently from the layout of symmetrical MOSFETs because the source and drain of TFET are asymmetrical. Various monolithic 3D inverter (M3D-INV) structures and layouts are possible due to the asymmetric structure, and among them, a simple inverter structure with the minimum metal layer is proposed. Using the proposed M3D-INV, this M3D logic gates such as NAND and NOR gates by sequentially stacking TFETs are proposed, respectively. The simulation results of voltage transfer characteristics of the proposed M3D logic gates are investigated using mixed-mode simulator of technology computer aided design (TCAD), and the operation of each logic circuit is verified. The cell area for each M3D logic gate is reduced by about 50% compared to one for the two-dimensional planar logic gates.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10c
• /
• pp.343-345
• /
• 2004

오늘날 공장 자동화에 이용되는 필드버스 네트워크는 설러 가지가 있으며 이들은 각각의 미디어 접근 방식과 프로토콜을 사용하고 있다. 서로 다른 종류의 네트워크는 완전히 분리되어 있기 때문에 네트워크 관리자는 이를 관리하는데 많은 어려움을 겪고 있다. 본 논문에서는 이러한 이기종의 필드버스 네트워크를 통합할 수 있는 통합 필드버스 게이트웨이를 설계하였다. 통합 필드버스 게이트웨이는 이더넷 프로토콜을 이용하여 다른 네트워크로 데이터를 전달할 수 있고 프로토콜간의 변환을 수행하여 분리된 네트워크를 통합하고 통합된 환경으로 제어 및 모니터링을 가능하게 한다.

• Journal of IKEEE
• /
• v.3 no.2 s.5
• /
• pp.161-167
• /
• 1999

3-input neuron-MOSFET inverters and 3-bit D/A converters using enhancement type device have been designed and fabricated by using standard 2-poly CMOS process. The voltage transfer curve and the noise margin of neuron-MOSFET inverters have been measured and characterized as the same method in normal CMOS inverters. From the theoretical calculation of the effects of coupling ratio on the voltage transfer curve and noise margin, we set up the design guideline for the gate oxide thickness and input gate layout in neuron-MOSFET inverters. BT using one of input gates as a control gate, we can design and fabricate the neuron-MOSFET D/A converter without offset voltage.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2016.10a
• /
• pp.779-780
• /
• 2016

해당 개발 연구기기는 스마트그리드와 같은 에너지 IoT에 적용할 수 있는 다중통신기반 게이트웨이로 정보를 수집하는 무선 구간과 이를 상위 서버로 전달하는 무선 또는 유선 구간을 복합적으로 적용한 장치이다. 에너지를 효율적으로 관리하는 시스템 구축에 있어 여러 정보를 수집하고 상위 관리 서버로 전달하는 중요 역할을 담당한다. 현재는 연구단계로 정보 수집 및 전달은 시험을 완료하였으며, 성능 개선을 진행 중에 있다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.177-177
• /
• 2013

디스플레이 화소 스위치 소자로 수소화된 비정질 실리콘 박막 트랜지스터를 금속 산화물 반도체 박막 트랜지스터(thin film transistor, TFT)로 대체하기 위한 연구가 활발히 진행되고 있다. 금속 산화물 중에서 박막 트랜지스터의 활성층으로 응용이 가능한 가장 대표적인 물질은 인듐(In), 갈륨(Ga), 아연(Zn), 산소(O) 화합물인 InGaZnO이다. InGaZnO TFT의 전기적 특성은 비정질 실리콘보다 우수한 것으로 확인이 되었지만, 소자의 신뢰성은 아직까지 해결해야 할 문제로 남아있다. 본 연구에서는 InGaZnO TFT를 제작하여 게이트 바이어스와 빛을 소자에 동시에 인가했을 때 발생하는 소자의 열화현상을 분석하였다. 다양한 채널 폭과 길이를 갖는 InGaZnO TFT를 제작하고 동시에 활성층의 구조를 두가지로 제작하였다. 첫번째는 활성층의 폭이 소오스/드레인 전극 폭보다 넓은 구조(active wide, AW)이고 두번째는 활성층의 폭이 소오스/드레인 전극 폭보다 좁은 구조(active narrow, AN) 구조이다. 이들 소자에 대해 +20 V의 게이트 바이어스와 빛을 동시에 인가하여 10000초 후의 소자 특성을 초기 특성과 비교하였을 때는 열화가 거의 발생하지 않았다. 반면 -20 V의 게이트 바이어스와 빛을 동시에 인가하여 10000초 후의 소자 특성을 초기 특성과 비교하면 전달특성 곡선이 음의 게이트 전압 방향으로 이동함과 동시에 문턱전압이하의 동작 영역에서 전달특성 곡선의 hump가 발생하였다. 이 hump 특성은 AW 구조의 소자와 AN 구조의 소자에서 나타나는 정도가 다름을 확인하였다. 이러한 열화 현상의 원인으로 음의 게이트 바이어스와 빛이 동시에 인가될 경우 InGaZnO 박막 내에는 활성층 내에 캐리어 밀도를 증가시키는 donor type의 defect가 발생하는 것으로 추정할 수 있었다. 추가적으로 활성층의 테두리 영역에서는 이러한 defect의 발생이 더 많이 발생함을 알 수 있었다. 따라서, 활성층의 테두리 영역이 소오스/드레인 전극과 직접 연결이 되는 AN 구조에서는 hump의 발생정도가 AW 구조보다 더 심하게 발생한 것으로 분석되었다.

• Proceedings of the KIEE Conference
• /
• 2004.11c
• /
• pp.429-431
• /
• 2004

현재 대부분의 가정에선 아날로그 제품을 찾아보기 힘들 정도로 상당부분 디지털화되어 있다. 이로 인해 홈 서버나 홈 게이트웨이를 이용한 디지털 가전의 제어도 가능해 졌다. 미래 가정의 지능화에 대한 노력 또한 함께 진행되고 있다. 가정 내의 다양한 환경 및 상황 정보를 감지하여 가정환경을 최적화시키는 것이 센서 네트워크를 이용한 기본적인 지능화 애플리케이션이다. 디지털화된 가정환경에 지능적인 요소를 부여하기 위해 센서 네트워크를 구축하려는 다양한 시도가 진행 중이다. 이에 따라, 가정을 지능화하려면 다양한 상황 데이터를 수집하여 이를 중앙 처리장치로 보낼 수 있는 센서 네트워크 모듈과 수집된 상황 데이터를 수집 분석하여 제어 명령을 전달할 수 있는 센서 네트워크 게이트웨이가 필요하다. 또한 기존 홈 네트워크 사용자를 위해 기존 홈 네트워크와도 호환되어야 한다. 따라서 본 논문에서는 센서 네트워크 게이트웨이를 경량화 하여 저가로 구현할 수 있는 시스템을 제안하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10e
• /
• pp.295-297
• /
• 2002

최근 들어, 냉장고, 세탁기, TV 등과 같은 가정내의 가전들을 효과적으로 제어하고, 웹에서의 접근을 위한 홈 네트워크 기술에 많은 관심이 모아지고 있다. 홈 네트워크는 가전, 센서, 스위치, 제어기등과 링크할 수 있으며 멀티미디어 데이터의 전달을 위한 인프라의 제공 및 애플리케이션에 대한 사용자 인터페이스를 제공한다. 이러한 다양한 멀티미디어 데이터를 효과적으로 처리하기 위해서는 홈 게이트웨이가 필요하며, 이러한 홈 게이트웨이에 대한 연구가 활발하게 진행되고 있다. 그러나 다양한 데이터 구조의 처리를 위해 IEEE1394, Bluetooth, LonWorks, WLAN, HomePNA, PLC 둥과 같은 다양한 기술의 사용으로 인해 현재 홈게이트웨이는 매우 복잡한 구조를 가지게 되며, 기기간 상호 운용성도 보장하기 어려운 실정이다. 이에 본 논문에서는 홈 네트웍에서 존재하는 다양한 미디어 데이터를 효과적으로 처리할 수 있는 새로운 홈게이트웨이의 구조를 설계하고, 각각의 미디어 데이터를 인터워킹 가능한 패킷으로 만들어 주는 Media Processor와 서로 다른 미디어간의 인터워킹을 위한 Common Switch Interface의 구조에 대하여 기술한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.243.2-243.2
• /
• 2013

본 실험에서 $SiO_2$, $SiN_x$ 게이트 절연막에 따른 ITZO 산화물 반도체 트랜지스터를 제작하여, 온도변화에 따라 전달 특성 변화를 측정하여 열에 대한 소자의 안정성을 비교, 분석하였다. 온도가 증가함에 따라 carrier가 증가하는 온도 의존성을 보이며, 이로 인해 Ioff가 증가하였다. multiple-trapping 모델을 적용하여, 이동도 증가와 문턱 전압이 감소를 확인하였다. 또한 M-N rule을 적용하여 $SiO_2$, $SiN_x$ 게이트 절연막을 가진 ITZO 산화물 박막 트랜지스터의 활성화 에너지를 추출하고, sub-threshold 지역에서 활성화 에너지의 변화량이 $SiO_2$, SiNX 각각 0.37 eV/V, 0.24 eV/V로 차이를 통해 $SiN_x$ 게이트 절연체를 가진 ITZO 산화물 반도체 트랜지스터의 이동도와 문턱 전압의 변화가 더 컸음을 확인하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2002.11b
• /
• pp.1431-1434
• /
• 2002

현재 통신 시장의 패러다임이 음성 서비스 위주에서 IP 기반의 데이터 서비스 중심으로 변화하고, 개방화된 유무선 인터넷 서비스를 제공하려고 함에 따라 이동 통신망과 인터넷 망을 연동하는 개방형 유무선 게이트웨이는 필수적인 사항이 되었다. 이를 위해서 UMTS 이동 통신 시스템에서는 GGSN 이라는 개방형 유무선망 연동 게이트웨이를 제공하고 있다. UMTS 이동 통신 망에서는 무선 인터페이스를 통해 전달되는 IP 패킷을 위한 GPRS 망을 정의하고 있다. UMTS GPRS 망은 패킷 스위치 기능을 하는 SGSN 과 무선망과 인터넷망간에 연동을 위한 GGSN 을 중심 축으로 하여 구성되어 있으며, 이들간은 GTP 프로토콜를 이용하여 통신을 한다. 본 논문에서는 개방형 유무선 연동 게이트웨이인 GGSN 기능 구현을 위한 프래임웍 설계 및 구현에 관한 논문이다.