

홈 게이트웨이에서의 미디어 인터워킹을 위한 Common Switch Interface 및 Media Processor의 설계

박영충⁰, 윤찬수, 정광모, 민상원
전자부품연구원, 광운대학교
(ycpark⁰, csyoon, jungkm)⁰@keti.re.kr
min@daisy.kwangwoon.ac.kr

Design of the Common Switch Interface and Media Processor for the media interworking in a Home Gateway

Young-Choong Park⁰ Chan-Su Yoon Kwang-Mo Jung
High-speed Network Research Center. of Korea Electronics Technology Institute
Sang-Won Min
Dept. of Electronic Communication, Kwangwoon University

요 약

최근들어, 냉장고, 세탁기, TV 등과 같은 가정내의 가전들을 효과적으로 제어하고, 웹에서의 접근을 위한 홈 네트워크 기술에 많은 관심이 모아지고 있다. 홈 네트워크는 가전, 센서, 스위치, 제어기등과 링크할 수 있으며 멀티미디어 데이터의 전달을 위한 인프라의 제공 및 애플리케이션에 대한 사용자 인터페이스를 제공한다. 이러한 다양한 멀티미디어 데이터를 효과적으로 처리하기 위해서는 홈 게이트웨이가 필요하며, 이러한 홈 게이트웨이에 대한 연구가 활발하게 진행되고 있다. 그러나 다양한 데이터 구조의 처리를 위해 IEEE1394, Bluetooth, LonWorks, WLAN, HomePNA, PLC 등과 같은 다양한 기술의 사용으로 인해 현재 홈게이트웨이는 매우 복잡한 구조를 가지게 되며, 기기간 상호 운용성도 보장하기 어려운 실정이다. 이에 본 논문에서는 홈 네트워크에서 존재하는 다양한 미디어 데이터를 효과적으로 처리할 수 있는 새로운 홈 게이트웨이의 구조를 설계하고, 각각의 미디어 데이터를 인터워킹 가능한 패킷으로 만들어 주는 Media Processor와 서로 다른 미디어간의 인터워킹을 위한 Common Switch Interface의 구조에 대하여 기술한다.

1. 서 론

홈 네트워크 기술은 대내의 PC와 프린터 등과 같은 PC 관련 기기는 물론 냉장고, 세탁기, TV, Set Top 박스 등 가정내의 모든 가전기기들을 하나의 네트워크로 연결하여, 서로의 정보를 공유하고 내부에서 이들 모두를 제어할 수 있을 뿐만 아니라, 각각의 기기가 인터넷에 동시에 접속할 수 있으며, 인터넷을 통하여 외부에서도 내부 기기의 제어를 가능하게 해 주는 차세대 핵심 기술이라고 할 수 있다[1]. 이러한 홈 네트워크 기술을 구현하는 핵심 기술로서는 HAN(Home Area Network)과 WAN(Wide Area Network)을 연결시켜주어 가정내의 모든 기기 들이 외부의 ISP에 연결될 수 있도록 해주는 RG(Residential Gateway)의 개발이라 할 수 있다. 과거 몇 년 동안 RG에 대한 표준화 작업이 진행되어 왔으며, ISO/IEC JTC 1/SC 25/WG 1에서 진행되고 있다. 본 표준에서는 RG를 "가정의 기기 들을 제어하고 데이터 네트워킹 시스템을 구현하는 요소"로 정의하고, RG가 가져야 할 기능과 WAN과 HAN 사이의 인터페이스 등을 정의하고 있다. 표준에서 정의하는 RG의 표준은 N912였으나 지난 2001년 6월 구성이 재정리되어 현재는 N973 문서가 최신문서이다[2,3,4].

현재 홈 네트워크에 대한 관심과 연구의 성과로 많은 적용 가능한 기술들이 진행되고 있거나, 개발되고 있으며 peer-to-peer로서 업체마다 솔루션을 제공하고 있는 실정이다. 그러나 완전한 홈 게이트웨이 솔루션을 제공하

기 위해서는 현존하는 다양한 기술들을 통합할 필요가 있으며, 기술간의 데이터 convergence가 중요한 이슈로 등장하고 있다. 이에 본 논문에서는 현재 홈 네트워크에서 표준으로 진행되고 있는 다양한 홈 게이트웨이 WAN/LAN 인터페이스 기술들(IEEE1394, WLAN, Bluetooth, X.10 등)을 통합 처리할 수 있는 새로운 게이트웨이 칩셋의 구조에 대하여 기술한다.

본 논문의 구성은 다음과 같다. 2장에서는 다양한 미디어 데이터의 처리를 위한 새롭게 제안된 홈 게이트웨이의 구조에 대하여 기술한다. 3장에서는 제안된 홈 게이트웨이에서 인터워킹 가능한 데이터 패킷의 생성을 위한 Media Processor와 서로 다른 미디어간의 인터워킹을 위한 Common Switch Interface에 대하여 기술한다. 마지막으로 4장에서는 결론 및 향후 연구 방향에 대하여 기술한다.

2. 미디어 인터워킹을 위한 홈 게이트웨이의 설계

본 장에서는 홈 네트워크에서 사용되고 있는 다양한 기술들(IEEE1394, Bluetooth, WLAN, PLC 등)과 이러한 기술들을 통하여 처리되는 다양한 멀티미디어 데이터들을 효과적으로 통합 처리할 수 있는 새로운 홈 게이트웨이인 홈 스테이션(Home Station)의 구조를 블록 다이어그램으로 간략하게 기술하고, WAN이나 LAN으로부터 들어오는 패킷들을 스위칭하기 위해 정의된 Common Packet의 구조에 대하여 기술한다.

2.1 홈 스테이션(Home Station)의 구조

본 논문에서 제안된 홈 스테이션의 구조는 아래 그림 1과 같다. 제안된 홈 스테이션은 데이터 처리를 관장하는 데이터 처리 엔진과 Home Appliance 제어를 위한 미들웨어 및 애플리케이션으로 구성된다. 데이터 처리 엔진은 칩셋으로 구현될 예정이며 WAN으로는 IP와 ADSL, CM(Cable Modem)으로 구성되며, LAN으로는 Bluetooth, IEEE1394, IP 그리고 LonWorks로 구성되어 테스트베드를 구축한다.




그림 1. 제안된 홈 스테이션의 구조

홈 스테이션의 핵심 모듈인 데이터 처리 엔진은 WAN과 In-home으로의 각각의 패킷 처리를 관장하는 모듈로서 Switching Engine, Common Switching Interface, WAN/LAN으로의 Media Processor 그리고 WAN/LAN device interface로 구성된다. Media Processor는 다른 End Device 단말과 통신하기 위해 패킷 변환 모듈을 통해 Common Packet을 생성하고 이를 Switching Engine으로 전송한다. Switching Engine은 사용자가 통신하기를 원하는 End Device 단말이 있는 Media Processor로 생성된 Common Packet을 전송한다.

2.2 패킷 스위칭을 위한 Common Packet의 구조

각각 상이한 데이터 포맷을 가진 다양한 미디어 데이터를 효율적으로 처리하기 위해서는 Common Switching Interface가 요구되며, Media Processor로부터 전송되는 데이터를 Common Packet과 같은 공통 포맷으로 전환 후 데이터를 스위칭 하게된다. 그림 2는 패킷 스위칭을 위해 Common Switching Interface에서 사용하는 Common Packet의 구조를 정의한다. Common Packet 프레임은 4byte의 헤더, 2,048byte의 payload 그리고 에러를 검출하기 위해 2byte의 vertical parity로 구성된다. 또한 헤더는 위의 그림 2에서 보는 바와 같이 source address, destination address, packet type, res(reserved), length, sequence, continuation 그리고 QoS로 구성된다[5]. address의 경우, Bluetooth, LonWorks, IEEE1394 그리고 IP 데이터인지를 식별하기 위해 4bit의 protocol type과 각각의 엔드 단말을 식

별하기 위해 12bit의 Device ID로 구성된다. 그리고 QoS의 경우에는 Control 데이터, RT(Real Time) 데이터, Non-RT 데이터의 3가지의 경우로 제한한다.




그림 2. Common Packet의 구조

3. Media Processor와 Common Switch Interface의 설계

본 장에서는 제안된 홈 스테이션에서의 데이터 처리와 전송을 위한 핵심 모듈인 Media Processor와 Common Switch Interface의 구조와 데이터 처리 절차에 대하여 상세하게 기술한다.

3.1 Media Processor의 구조

Media Processor는 home appliance device로부터 전송되는 데이터를 Switching Engine에서 처리 가능한 Common Packet을 생성하는 역할을 담당하는 모듈로서 WAN to LAN과 LAN to WAN의 데이터 처리 절차는 아래 그림 3과 같다.




그림 3. Media Processor의 데이터 처리 절차

Media Processor는 Packet Analyzer, Packet Encoder와 Decoder 그리고 MAC Interface Module로 구성되며 각각의 모듈은 파이프라인 방식(pipeline method)으로 처리된다. 먼저 LAN Device Interface는 MAC Interface Module로 데이터 패킷을 전송한다. 데이터 패킷은 IEEE1394, Bluetooth, LonWorks 그리고 PLC와 같은 홈 네트워크 기술을 이용하여 LAN Device Interface와 통신한다. packet encoder는 패킷 헤더를 체크하고 헤더로부터 목적지 정보를 추출하고 내부 버퍼

에 데이터를 저장한다. 이렇게 저장된 정보는 packet analyzer로 보내지고 일련의 packet conversion 과정이 일어난다[6]. 이렇게 처리된 데이터는 Switching Engine으로 전송하기 위해 Common Packet으로 변환되며 Switching Engine은 사용자가 통신하기를 원하는 End Device가 있는 Media Processor로 데이터를 스위칭 하게 된다. 아래 그림 4는 위에서 설명한 Media Processor를 홈 스테이션에 적용할 때의 칩셋의 형상을 도식화하였다.




그림 4. Media Processor의 시스템 적용모델

3.2 Common Switch Interface의 구조

Common Switch Interface는 Media Processor와 Switching Module 사이의 데이터 처리 방법을 정의하며 아래 그림 5와 같다.




그림 5. Common Switch Interface의 구조

Media Processor는 TxControl 신호, TxData 신호, RxControl 신호 그리고 RxData 신호로 구성된다. Media Processor는 먼저 TxControl 신호를 Common Bus Controller인 HS_CBus Controller에 전송할 데이터가 있다는 것을 알리게 되며, HS_CBus Controller의 승인을 득한 후 TxData 신호를 보냄으로서 RAM에 데이터를 전송하는 구조를 가지고 있다. 이렇게 함으로서 시스템은 여러 개의 Media Processor로부터 전송되는 데이터를 효과적으로 관리할 수 있다.

Common Switching Interface는 32-bit processing interface를 가지며, 사용자의 요구사항에 따라 64-, 96- 그리고 128-bit로 확장이 가능하다[7].

본 논문에서는 Media Processor와 Switching Engine 사이의 Common Switch Interface로서 32-bit로 정의하

였으며, 4 byte의 TxData, TxControl, 4 byte의 RxData, RxControl로 구성된다. Common Switch Interface는 전송되는 데이터 프레임의 4 byte로 나누고 각각의 데이터 프레임에 Common Frame Header와 Vertical Parity를 추가함으로써 데이터 프레임을 생성하고 이렇게 생성된 데이터 프레임을 가지고 Media Processor와 Switching Engine 사이의 통신이 이루어진다.

4. 결론 및 향후 연구방향

본 논문에서는 현재 이슈로 등장하고 있는 IEEE1394, Bluetooth, Wireless LAN, LonWorks와 같은 다양한 홈 네트워크 기술을 지원할 수 있는 새로운 홈 게이트웨이인 홈 스테이션을 제안하고, 홈 스테이션의 데이터 처리와 인터워킹을 위한 핵심 모듈인 Media Processor와 Common Switch Interface의 구조에 대하여 기술하였다.

홈 스테이션 설계의 목적은 In-home과 WAN에서 사용될 수 있는 모든 인터페이스 기술들을 통합 처리할 수 있는 구조를 설계하고 이러한 모듈들을 칩셋으로 구현하는데 있다. 여기에는 다양한 스위칭 알고리즘과 Audio/Video 처리 알고리즘 그리고 다양한 홈 네트워크 기술이 적용되며, 현재 각 모듈에 대한 연구가 진행 중이다. 이러한 홈 게이트웨이의 핵심 알고리즘의 연구 개발은 미래 차세대 네트워크의 한 방향을 제시할 수 있으며, 또한 기술을 선도하는 측면에서 파급효과가 매우 클 것으로 기대된다.

참고문헌

- [1] 전호인, 신용섭, "홈 네트워킹 기술 및 표준화 동향", *전자공학회지*, 제29권, 제6호, pp. 18-39, 2002년 6월.
- [2] K. Wacks, "Home systems standards: achievements and challenges", *IEEE Communications Magazine*, vol. 40, pp. 152-159, April 2002.
- [3] "Interconnection of Information Technology Equipment Home Electronic System", ISO/IEC JTC 1/SC 25/WG 1 N912.
- [4] ISO/IEC JTC 1/SC 25/WG 1 N 973, ISO/IEC FC D 15045-1 Information Technology: A Residential Gateway Model for Home Electronic System (HES).
- [5] T. Sakaguchi, H. Nakatsu, "HBS communication function and routing management in various networks", *Consumer Electronics, IEEE Transactions on*, vol. 34, Issue. 3, pp. 705-713, Aug. 1988.
- [6] S. Bard, "Wireless Convergence of PC and Consumer Electronics in the e-Home", *Intel Technology Journal Q2*, 2001.
- [7] V. Seferidis, "Boxing clever", *IEE Review*, vol. 47 Issue: 6, pp. 41-45, Nov. 2001.