• Title/Summary/Keyword: 저 전력

Search Result 3,451, Processing Time 0.038 seconds

Compact Design of the Wireless Power Receiving Module for Low-Power Sensor Applications (저전력 센서를 위한 무선 전력 수신 모듈 소형화 설계)

  • Lee, Yongwan;Choi, Taemin;Lee, Seok-Jae;Lim, Jongsik;Ahn, Dal;Han, Sang-Min
    • Proceedings of the KIEE Conference
    • /
    • 2015.07a
    • /
    • pp.1279-1280
    • /
    • 2015
  • 본 논문은 저전력 센서를 위한 무선 전력 수신 시스템을 설계하여 Wake-up 회로에 응용함으로써, 유효 신호의 입사 시에만 동작되는 수신기 시스템을 제안하였다. 제안 된 시스템은 기존 여파기를 DGS(Defected Ground Structure) 형태로 설계하여 소형화에 기여하였으며 여파기는 다이오드에 의해 생성되는 고조파 신호의 제거와 DC 통과의 역할을 수행하게 된다. 설계된 Rectenna의 변활 전력을 이용하여 수신기 시스템 스위치의 온, 오프를 조절함으로써 저전력 센서 수신 시스템의 동작 여부를 평가하였다. 제안된 시스템은 신호 수신 여부에 따른 저 잡음 증폭기와 데이터 복조의 동작 여부로 성능이 평가되었으며 우수한 동작 성능을 나타내었다.

  • PDF

Electric Power System State Estimation with Voltage Phasor Measurements (전압 페이저 측정데이터를 이용한 전력계통 상태추정 기법)

  • Kim Hong Rae;Kwon Hyung Seok
    • Proceedings of the KIEE Conference
    • /
    • summer
    • /
    • pp.168-170
    • /
    • 2004
  • 현대의 전력회사들은 전력계통의 현재 운용상황을 파악하기 위하여 상태추정을 사용한다. 상태추정기는 계통 내 각 지점에서 측정된 전력이나 전압, 전류등의 데이터를 이용하여 반복연산을 수행함으로써 전력계통의 상태(voltage profile)를 추정한다. 이때, 모든 데이터는 동시에 측정이 되었다는 가정 하에 상태추정 연산에 이용되지만, 실제로 모든 데이터 측정의 동기성을 확보하는 것은 사실상 불가능하다. 최근 인공위성에 의해 동기화된 페이저 측정장치가 전력계통 운용에 사용되고 있으며 본 논문에서는 이렇게 이미 이용 가능한 페이저 측정 데이터를 상태추정에 이용하는 방법을 시도하였다. 위성에 의해 동기화된 페이저 측정데이터는 데이터 측정의 동기성 확보뿐만 아니라, 데이터의 정밀도 및 위상각의 직접적인 측정이라는 둥의 여러 가지 면에서 매우 효용성이 높은 데이터이다. 본 연구를 통해 개발된상태추정 프로그램은 IEEE 14모선 시험계통을 이용하여 그 타당성을 검증하였다.

  • PDF

A Research on Low-power FFT(Fast Fourier Transform) Design for Multiband OFDM UWB(Ultra Wide Band) Communication System (Multiband OFDM UWB(Ultra Wide Band) 통신시스템을 위한 저전력 FFT(Fast Fourier-Transform) 설계에 관한 연구)

  • Ha, Jong-Ik;Kim, In-Soo;Min, Hyoung-Bok
    • Proceedings of the KIEE Conference
    • /
    • 2009.07a
    • /
    • pp.2119.1_2120.1
    • /
    • 2009
  • UWB(Ultra Wide Band)는 차세대 무선통신 기술로 무선 디지털펄스라고도 한다. GHz대의 주파수를 사용하면서도 초당 수천~수백만 회의 저출력 펄스로 이루어진 것이 큰 특징이다[1]. 기존 무선통신 기술의 양대 축인 IEEE 802.11과 블루투스 등에 비해 속도와 전력소모 등에서 월등히 앞서고 있으며, SoC(System on a Chip)의 저전력 구현에 대한 연구가 활발히 진행되고 있다. OFDM은 크게 FFT(Fast Fourier Transform) 블록, Interpolation /decimation 필터 블록, 비터비 블록, 변복조 블록, 등화기 블록 등으로 구성된다. 고속 시스템에서는 대역효율성이 우수한 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 사용하고 있으며, OFDM 전송방식은 직렬로 입력되는 데이터 열을 병렬 데이터 열로 변환한 후에 부반송파에 실어 전송하는 방식이다. 이와 같은 병렬화와 부반송파를 곱하는 동작은 IFFT와 FFT로 구현이 가능한데, FFT 블록의 구현 비용과 전력소모를 줄이는 것이 핵심사항이라고 할 수 있다. 기존논문에서는 OFDM용 FFT 구조로 단일버터플라이연산자 구조, 파이프라인 구조, 병렬구조 등의 여러 구조가 제안되었다[2]. 본 논문에서는 Radix-8 FFT 알고리즘 기반의 New partial Arithmetic 저전력 FFT 구조를 제안하였다. 제안한 New partial Arithmetic 저전력 FFT구조는 곱셈기 대신 병렬 가산기를 이용 하여 지금까지 사용되는 FFT 구조보다 전력소모를 줄일 수 있음을 보였다.

  • PDF

Design and Implementation of Low-Power DCT Architecture by Minimizing Switching Activity (스위칭 엑티비티를 최소화한 저전력 DCT 아키텍쳐 구현)

  • Kim San;Park Jong-Su;Lee Yong-Joo;Lee Yong-Surk
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.31 no.6C
    • /
    • pp.603-613
    • /
    • 2006
  • Low-power design is one of the most important challenges encountered in maximizing battery life in portable devices as well as saving energy during system operation. In this paper we propose a low-power DCT (Discrete Cosine Transform) architecture using a modified Computation Sharing Multiplication (CSHM). The overall rate of Power consumption is reduced during DCT: the proposed architecture does not perform arithmetic operations on unnecessary bits during the Computation Sharing Multiplication calculations. Experimental results show that it is possible to reduce power dissipation up to about $7\sim8%$ without compromising the final DCT results. The proposed low-power DCT architecture can be applied to consumer electronics as well as portable multimedia systems requiring high throughput and low-power.

A RTL Binding Technique and Low Power Technology Mapping consider CPLD (CPLD를 고려한 RTL 바인딩과 저전력 기술 매핑)

  • Kim Jae-Jin;Lee Kwan-Houng
    • Journal of the Korea Society of Computer and Information
    • /
    • v.11 no.2 s.40
    • /
    • pp.1-6
    • /
    • 2006
  • In this paper, a RTL binding technique and low power technology mapping consider CPLD is proposed. Allocation processing selected module consider the module calculation after scheduling process for circuit by HDL. Select CPLD for constrain after allocation. A Boolean equation is partitioned for CLB by allocated modules. The proposed binding algorithm is description using optimum CLB within a CPLD consider low power. The proposed algorithm is examined by using 16 bit FIR filter. In the case that applicate the algorithm, the experiments results show reduction in the power consumption by 43% comparing with that of non application algorithm.

  • PDF

Implementation of Task-Based Low-Power Embedded SW for Flat Panel Display (평면 디스플레이를 위한 태스크 기반 저전력 내장형 소프트웨어 구현)

  • Ha, Seong-Ho;Jeon, Seung-Hun
    • Proceedings of the KIEE Conference
    • /
    • 2003.11c
    • /
    • pp.492-495
    • /
    • 2003
  • 최근들어 내장형 시스템의 설계에 있어서 고도의 집적화와 동작주파수 증가 및 이동형 시스템 수요 증가로 인해 전력 소모에 대한 중요성이 계속적으로 증가하고 있다. 이러한 제약을 해결하기 위해 태스크 형태의 소프트웨어가 나타나기 시작했다. 기존의 일반적인 내장형 시스템에서는 슈퍼루프(Super-loop) 형태의 소프트웨어가 기반을 이루고 있는데 이 구조내에 서는 저전력 모드 구현이 어렵다. 저전력 모드 진입 시점과 복귀 시점을 정하기가 어럽고 바꾸더라도 전체 시스템에 영향을 미치기 때문에 전체를 다 수정해주어야 한다. 하지만 태스크 형태의 내장형 소프트웨어에서는 각 태스크들이 독립적으로 돌아가고 태스크 내에서만 저전력 모드를 적용하게 되면 쉽게 저전력 모드 구현이 가능하다 이는 기능의 다양화와 복잡성에도 쉽게 대응할 수 있다는 일반적인 태스크 형태의 소프트웨어가 갖는 특징을 잘 나타내준다. 일반적으로 태스크 구조의 소프트웨어는 재사용성이 높아지고 실시간 운영체제를 사용함으로서 실시간 성능이 향상된다. 본 논문에서 보여주는 모델은 디바이스에 의존적이면서 빠른 응답시간을 요구하는 평면 디스플레이를 위한 소프트웨어이다. 태스크 기반의 소프트웨어에서 유휴 상태(idle state)를 활용하는 것을 기반으로 구현하였고, 이는 기존 슈퍼루프형태의 소프트웨어에 비하여 전력소모량이 줄어듬을 보여준다.

  • PDF

A 12.5-Gb/s Low Power Receiver with Equalizer Adaptation (이퀄라이저 적응기를 포함한 12.5-Gb/s 저전력 수신단 설계)

  • Kang, Jung-Myung;Jung, Woo-Chul;Kwon, Kee-Won;Chun, Jung-Hoon
    • Journal of the Institute of Electronics and Information Engineers
    • /
    • v.50 no.12
    • /
    • pp.71-79
    • /
    • 2013
  • This paper describes a 12.5 Gb/s low-power receiver design with equalizer adaptation. The receiver adapts to channel and chip process variation by adaptation circuit using sampler and serializer. The adaptation principle is explained. It describes technique receiving ground referenced differential signal of voltage-mode transmitter for low-power. The CTLE(Continuous Time Linear Equalizer) having 17.6 dB peaking gain to remove long tail ISI caused channel with -21 dB attenuation. The voltage margin is 210 mV and the timing margin is 0.75 UI in eye diagram. The receiver consumes 0.87 mW/Gb/s low power in 45 nm CMOS technology.

Low Power Motion Estimation Architecture for H.26L (H.26L 저전력 움직임 추정 구조)

  • 김태욱;김재호
    • Proceedings of the IEEK Conference
    • /
    • 2001.09a
    • /
    • pp.701-704
    • /
    • 2001
  • 본 논문은 영상압축 표준의 하나로 표준화가 진행중 인 H.26L에 효율적인 저전력 움직임 추정 구조를 제안한다. 제안하는 방식은 움직임 추정에 사용하는 이전 프레임에서의 움직임 벡터 발생 빈도와 경향을 이용하여 계산량과 수행시간을 줄인다. 그리고 가변 블럭 정합을 고려하여 먼저 최소 블럭 크기 단위로 블럭 SAD를 계산한 후 다른 모드 블럭 SAD 를 계산으로 생성한다. 제안하는 방식은 기존의 저전력 블럭 정합 방식과 비교하여 최대 31% 전력 소모 감소가 이루어지며 완전 전역 탐색 블럭 정합 방식에 비해 평균 75-90%의 계산량이 감소된다.

  • PDF

메모리 시스템의 고속 인터페이스 설계 및 측정 기술

  • Jeon, Jeong-Hun
    • Information and Communications Magazine
    • /
    • v.25 no.12
    • /
    • pp.33-40
    • /
    • 2008
  • 멀티코어 프로세서의 등장과 다량의 그래픽 연산을 필요로 하는 모바일 어플리케이션의 등장으로 광대역의 메모리시스템과 이의 저전력 구현의 중요성이 더해지고 있다. 본고에서는 메모리 시스템 인터페이스의 고속 저전력 설계와 측정 기술 개발의 최근 동향에 대해 기술한다. 500GB/s이상의 SoC메모리 대역폭을 실현하기 위해 필요한 기술들과 ${\sim}$mW/Gb/s의 전력 소모를 갖는 저전력 고속 IO설계 방법 등을 소개한다.

Green Power Electronics Technology (친환경 절전형 전력반도체 기술)

  • Yang, Y.S.;Kim, J.D.;Jang, M.G.
    • Electronics and Telecommunications Trends
    • /
    • v.24 no.6
    • /
    • pp.11-21
    • /
    • 2009
  • 에너지를 절약하고 제품을 축소하기 위하여 전력공급 장치나 전력변환 장치에 사용되는 전력반도체는 전력용 파워스위칭 소자와 제어 IC로 구성되어 전력을 시스템에 맞게 배분하는 제어와 변환기능을 가진 반도체로 단순히 전력을 조절하고 전달하는 역할에서 에너지효율 제고 및 시스템 안정성과 신뢰성을 좌우하는 역할로 확장되어 가고 있고, 교토의정서 등의 지구 온난화 방지노력과 글로벌 환경규제의 확대로 친환경 절전형 부품/시스템 개발이 절실히 요구되는 실정이다. 이에 따라, 본 고에서는 스마트환경, 그린에너지, 예방진단 등 미래 인간생활 대응을 통해 신기술 및 신시장을 창출하는 신성장 동력 분야인 저전력, 고효율, 저발열, 저소음 등 환경 친화적으로 동작하여 에너지 효율 및 $CO_2$ 배출에 직접적인 영향을 미치는 친환경 절전형 전력반도체 기술 동향에 대해 논의하고자 한다.