• Proceedings of the Korea Information Processing Society Conference
• /
• 2010.04a
• /
• pp.22-25
• /
• 2010

재구성형 프로세서는 파워를 적게 사용하면서도 높은 성능을 낼 수 있는 프로세서이다. 재구성형 프로세서는 하드웨어에 최대한 많은 계산 자원을 넣으면서도 구조를 최대한 간단하게 하여 저전력 소모와 고성능을 동시에 추구하였다. 하지만 구조를 최대한 간단히 하는 과정에서 프로그램의 수행을 관리하는 많은 하드웨어 로직이 빠지게 되었는데, 이 부분은 컴파일러에서 코드를 생성할 때 스케쥴링과 수행 순서까지 정해지도록 소프트웨어적 관점에서 처리하기로 하였다. 이를 사용하기 위해 컴파일러는 입력된 프로그램을 분석하고 재구성형 프로세서에서 수행될 수 있는 형태로 코드를 각 계산자원에 매핑하는 작업을 수행해 주어야 한다. 재구성형 프로세서의 레지스터는 이 매핑 과정에서 데이터의 전달을 위해서 주로 사용되게 된다. 이 논문에서는 다양한 멀티미디어 응용 프로그램을 사용하여 멀티미디어 환경에서 재구성형 프로세서가 사용될 때 레지스터 개수가 성능에 미치는 영향을 제시한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2011.11a
• /
• pp.24-27
• /
• 2011

재구성형 프로세서는 높은 성능과 낮은 전력 소모, 재구성이 가능하다는 점에서 갈수록 높아지는 모바일 및 소형 전자기기 시장의 요구 조건을 충족시키기에 적합한 특성을 가지고 있다. 이 논문에서는 아키텍처 명세 언어인 SoarDL 언어를 확장하여 재구성형 프로세서를 효과적으로 기술할 수 있는 방법과 함께, 이를 바탕으로 재구성형 프로세서를 위한 컴파일러를 생성할 수 있는 방안을 제시한다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.33 no.11A
• /
• pp.1117-1123
• /
• 2008

Applications for mobile multimedia are testing the performance limits of present day CPUs with variety. However, hardwired solutions are inflexible and expensive to develop. CPUs with flexibility have limitation of performance. So, the requirement for both ASIC-like performance and CPU-like flexibility has led to reconfigurable processor. Mobile systems require low power and high performance concurrently. In this paper, we propose reconfigurable processor for mobile multimedia with high energy efficiency. Reconfigurable processor with 121MOPS/mW is developed by 130nm CMOS technology. And the processor was simulated for energy efficiency with 539MOPS/mW by 90nm CMOS technology and effective use of instructions. And we tested its applications for multimedia field. We tested the case of inverse MDCT for MP3 and DF for MPEG4 and ME for H.264.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2011.11a
• /
• pp.5-8
• /
• 2011

최근 영상이나 이미지로부터 사용자가 원하는 정보를 추출해 내고 재구성 하는 영상 인식, 증강 현실 등의 컴퓨터 비전(Computer Vision) 응용들이 각광을 받고 있다. 이러한 컴퓨터 비전 응용들은 그 동안 많은 알고리즘들의 연구를 통해 꾸준히 개선되고 향상되어 왔으나, 많은 계산량을 요구하기 때문에 임베디드 시스템에서는 널리 쓰이기 힘들었다. 하지만 최근 들어, 스마트폰 등의 모바일 기기에서의 계산 처리 능력이 향상 되고, 소비자 수요가 증가하면서, 이러한 컴퓨터 비전 응용은 점점 모바일 기기에서 널리 쓰이게 되고 있다. 하지만, 여전히 이러한 컴퓨터 응용을 수행하기 위한 계산양은 부족하기 때문에, 충분한 연산량을 제공하기 위한 방법론들이 다양하게 제시되고 있다. 본 논문에서는 이러한 컴퓨터 응용을 위한 프로세서 구조로서 재구성형 프로세서(Reconfigurable Architecture)를 제안한다. 컴퓨터 비전 응용 중 사물 인식 분야에서 널리 쓰이는 SIFT(Scale Invariant Feature Transformation)을 분석하고 이를 재구성형 프로세서에 맵핑하여 성능 향상을 꾀하였다. SIFT의 주요 커널들을 재구성형 프로세서 맵핑한 결과 최소 6.5배에서 최대 9.2배의 성능 향상을 이룰 수 있었다.

• The KIPS Transactions:PartA
• /
• v.19A no.1
• /
• pp.17-22
• /
• 2012

The demand of high performance processor is soaring due to the extending of mobile and small electronic device market. CGRA(Coarse Grained Reconfigurable Architecture) is the processor satisfying both of performance and low-power demands and a great alternative of ASIC that can be reconfigured. This paper presents a novel low-power mapping algorithm that optimizes the number of used computation resource in the mapping phase by considering data transfer time. Compared with previous mapping algorithm, ours reduce energy consumption by up to 73%, and 56.4% on average.

• KIPS Transactions on Computer and Communication Systems
• /
• v.4 no.2
• /
• pp.41-46
• /
• 2015

The demand on low power and high performance system is soaring due to the extending of mobile and small electronic device market. The 3D die-stacking technology is widely studying for next generation integration technology due to its high density and low access time. We proposed the 3D die-stacked DRAM including a reconfigurable accelerator in a logic layer of DRAM. Also we discuss and suggest a cache-based local memory for a reconfigurable accelerator in a logic layer. The reconfigurable accelerator in logic layer of 3D die-stacked DRAM reduces the overhead of data management and transfer due to the characteristics of its location, so that can increase the performance highly. The proposed system archives 24.8 speedup in maximum.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2009.11a
• /
• pp.11-12
• /
• 2009

본 논문에서는 휴대용 단말기의 실시간 서비스 제공을 위한 재구성형 병렬 프로세서를 소개 하고, 그 기능인 분할 SIMD를 표현하기 위한 새로운 프로그래밍 언어와 컴파일러를 설계한다. 이 방식을 이용하여 빠른 어플리케이션 개발과 각 어플리케이션의 성능 향상에 용이하다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.44 no.10
• /
• pp.23-32
• /
• 2007

This paper proposes a reconfigurable parallel processor architecture which can efficiently implement various multimedia applications, such as 3D graphics, H.264/H.263/MPEG-4, JPEG/JPEG2000, and MP3. The proposed architecture directly connects memories and processors so that memory access time and power consumption are reduced. It supports floating-point operations needed in the geometry stage of 3D graphics. It adopts partitioned SIMD to reduce hardware costs. Conditional execution of instructions is used for easy development of parallel algorithms.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2011.04a
• /
• pp.113-116
• /
• 2011

최근 IT 기술의 급격한 발전으로 개인정보, 환경 등 다양한 정보를 수시로 수집 및 관리하면서 사용자가 원할시 즉각적인 정보서비스를 제공하고 있다. 그러나 유 무선상의 데이터 전송은 정보의 도청, 메시지의 위 변조 및 재사용, DoS(Denial of Service)등 외부의 공격으로부터 쉽게 노출된다. 이러한 외부 공격은 개인 프라이버시를 포함한 정보서비스 시스템 전반에 치명적인 손실을 야기 시킬 수 있기 때문에 정보보호 시스템의 필요성은 갈수록 그 중요성이 부각되고 있다. 현재까지 정보보호 시스템은 소프트웨어(S/W), 하드웨어(ASIC), FPGA(Field Progr- ammable Array) 디바이스를 이용하여 구현되었으며, 각각의 구현방법은 여러 가지 문제점이 있으며 그에 따른 해결방법이 제시되고 있다. 본 논문에서는 다양한 환경에서의 정보보호 서비스를 제공하기 위한 재구성형 SoC 구조를 제안한다. 제안된 SoC는 비밀키 암호알고리즘(AES), 암호학적 해쉬(SHA-256), 공개키 암호알고리즘(ECC)을 수행 할 수 있으며, 마스터 콘트롤러에 의해 제어된다. 또한 정보보호 시스템이 요구하는 다양한 제약조건(속도, 면적, 안전성, 유연성)을 만족하기 위해 S/W, ASIC, FPGA 디바이스의 모든 장점을 최대한 활용하였으며, MCU와의 효율적인 통신을 위한 I/O 인터페이스를 제안한다. 따라서 제안된 정보보호 시스템은 기존의 시스템보다 다양한 정보보호 알고리즘을 지원할 뿐만 아니라 속도 및 면적에 있어 상충 관계를 개선하였기 때문에 저비용 응용뿐만 아니라 고속 통신 장비 시스템에도 적용이 가능하다.

• Electronics and Telecommunications Trends
• /
• v.22 no.5
• /
• pp.12-23
• /
• 2007

유비쿼터스 사회에서는 언제, 어디서나 네트워크에 연결하여 다양한 형태의 실감 정보를 제공 받아 더욱더 풍요로운 삶을 누릴 수 있을 것이다. 이것은 음성인식 및 영상합성 생성기술, 입체 영상/음향 입?출력기술, IT-NT-BT 기술융합의 가속화로 지능형 실감형 정보처리는 물론 휴먼정보 등의 다양한 정보처리가 가능한 유비쿼터스 휴대 단말기에 의해서 실현될 것이다. 휴대 단말기에서 반도체는 약 $40{\sim}50%$의 비중을 차지하는 가장 중요한 부품이며, 다양한 지능형 실감형 정보를 처리하기 위하여 막대한 양의 데이터를 처리할 수 있는 저전력 고성능 반도체 SoC 개발이 필수적이다. 본고에서는 휴대 단말기에 사용되는 SoC 기술 및 재구성형 프로세서 기술 동향을 파악함으로써, 유비쿼터스 단말기에서 필수적으로 사용될 반도체 SoC 기술의 발전 방향에 대해서 전망해 보았다.