• 한국정보통신학회논문지
• /
• 제19권3호
• /
• pp.697-707
• /
• 2015

본 논문은 CNS/ATM의 감시 기술 중 하나인 ADS-B 1090ES 시스템의 수신기 복조부 설계 및 구현에 대한 연구를 하였다. 연구된 복조부는 국제 기술문서 RTCA DO-260B와 EUROCAE ED-129에서 요구하는 모든 성능을 만족하며, 수신감도, 다이내믹 레인지 등의 성능 향상을 위하여 기존에 다중 진폭 샘플 복조 방식 중 베이스라인 다중 샘플 기술을 적용한 단일신호처리 기법을 제안하였다. 또한, 다중신호레벨튜닝 기법을 제안하여 단일신호처리 기법의 단점을 보완하고 송신출력 편차 및 수신기 하드웨어 제작 공정에 따른 균일하지 못한 수신 감도 레벨 차이에 대한 수신율 저하 문제를 최소화 하였다. 측정 결과 제안된 기법을 적용한 수신기는 다이내믹 레인지 0~-87dBm의 성능과 MTL -90dBm이 측정되었다. 이 결과는 ADS-B 1090ES 지상수신 장비의 국제 기술기준에서 요구하는 기준보다 -3dBm 낮은 우수한 성능을 나타냈으며, 이와 유사한 변조방법을 사용하는 시스템에 널리 응용이 가능할 것으로 사료된다.

• 대한전자공학회논문지SD
• /
• 제48권3호
• /
• pp.34-41
• /
• 2011

본 논문은 넓은 튜닝 범위와 정밀한 해상도 성능을 가지는 능동 인덕터를 이용한 디지털 제어 발진기에 대한 논문이다. 디지털 제어 발진기의 주파수를 조정하기 위해 능동 인덕터의 트랜스컨덕턴스를 디지털적으로 조정하는 구조를 제안하였으며, 디지털 제어 발진기의 이득 또한 디지털적으로 조정하여 이득 변화를 상쇄하도록 하였다. 또한, 넓은 튜닝 영역과 정밀한 해상도를 구현하기 위해 자동 3 단계 주파수 및 이득 튜닝 루프를 제안하였다. 디지털 제어 발진기의 총 주파수 튜닝 영역은 2.1 GHz ~ 3.5 GHz로 1.4 GHz의 영역으로 이는 2.4 GHz의 중간 주파수에 대하여 58 %에 해당한다. 유효 주파수 해상도는 시그마 델타 모듈레이터를 사용하여 0.14 kHz/LSB를 구현하였다. 제안하는 디지털 제어 발진기는 0.13 ${\mu}m$ CMOS 공정으로 설계 되었다. 전체전력 소모는 1.2 V 공급전압에서 6.6 mW이며 위상 잡음 성능은 2.4 GHz 중간 주파수의 경우, 1 MHz 오프셋에서 -120.67dBc/Hz 성능을 보이고 있다.

• 대한전자공학회논문지SD
• /
• 제48권4호
• /
• pp.39-50
• /
• 2011

본 논문에서는 패널 내부 인터페이스의 하나인 2세대 AiPi+의 클록-데이터 복원 회로(Clock & Data Recovery)를 제안하였다. 제안하는 클록-데이터 복원 회로의 속도는 기존 AiPi+ 보다 빠른 1.25 Gbps 로 향상되었으며 다중 위상 클록을 생성하기 위하여 Delay-Locked Loop(DLL)를 사용하였다. 본 논문에서는 패널 내부 인터페이스의 저전력, 작은 면적의 이슈를 만족하는 클록-데이터 복원 회로를 설계하였다. 매우 간단한 방법으로 자동적으로 Harmonic-locking 문제를 해결할 수 있는 주파수 검출기 구조를 제안하여 기존 주파수 검출기(Frequency Detector)의 복잡도, 전류 소모, 그리고 외부 인가에 따른 문제를 개선하였으며, 전압 제어 지연 라인(Voltage Controlled Delay Line) 에서 상승/하강 시간 차이에 따른 에지의 사라짐 현상을 막기 위해서 펄스 폭의 최대치를 제한하는 펄스 폭 오류 보정 방법을 사용하였다. 제안하는 클록-데이터 복원 회로는 CMOS 0.18 ${\mu}m$ 공정으로 제작되었으며 면적은 $660\;{\mu}m\;{\times}\;250\;{\mu}m$이고, 공급 전압은 1.8 V이다. Peak-to-Peak 지터는 15 ps, 입력 버퍼, 이퀄라이저, 병렬화기를 제외한 클록-데이터 복원 회로의 소모 전력은 5.94 mW 이다.

• Composites Research
• /
• 제28권4호
• /
• pp.212-218
• /
• 2015

본 연구에서는 AFP 장비를 이용하여 대형 복합재 스파 구조를 제작하고, 스파 구조에서 가장 취약한 부분인 코너부(Corner radius)에 대한 굽힘강도 시험과 해석을 수행하였다. 국내에서 AFP를 이용한 제품 제작기술이 보편화되지 않은 초기단계임을 고려하여, 복합재 스파 제작을 위한 맨드릴 설계 및 해석에서 구조 검증시험에 이르기까지의 전 과정을 요약, 정리하였다. 맨드릴 설계에서는 자중과 장비 하중에 의한 처짐, 응력, 열변형, 고유진동수 등을 고려하였다. 대상 시제품은 대형 C-스파이고 AFP로 제작한 후 오토클레이브에서 성형하였다. 제품의 성능 확인을 위해 스파 코너부에서 시편을 채취하여 4점 굽힘시험과 비선형 강도해석을 수행하여 제작된 구조물이 이론적 구조강도에 근접하는 강도를 보이는지 점검하였다. 연구결과, 제안된 공정을 사용하여 제작한 대형 C-스파의 코너부는 최초층 파손이론을 사용한 이론적 강도대비 20% 이내의 차이를 보이는 것을 확인하였고, 향후 양산용 대형 복합재 구조물 제작에 적용될 수 있는 가능성을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 추계학술대회
• /
• pp.329-331
• /
• 2018

본 논문은 나사 가공을 위한 원재료 공급부터 시작해서 선반 머신으로 가공되어 제품의 불량 여부에 대한 검수를 스마트팩토리 기술이 도입된 로봇이 자동으로 조립 및 분해 작업을 통해 검수를 해주는 모니터링 시스템에 대해 제안하였다. 생산 지시 수량과 생산 지시에 따른 완료 체크는 변위센서로 원재료 입고 여부에 따른 생산 현황을 체크하였고 가공된 Female, male 의 피치, 외형 검사를 진행하여 OK, NG 판별을 한다. 로봇시스템에서는 원자재 적재, 반출, 파레트 이송 및 전반적인 공정에 개입하며, 유기적으로 구동될 수 있도록 중계역할을 하였고 나사 가공품에 대한 위치 정보는 비접촉 무선 태그를 활용하여 위치 정보를 수집하였고 Energy Saving System으로 장비 생산 효율성 및 가동율에 대해 체크하였다. 환경센서는 공조환경 데이터(온도, 습도)를 수집하여 정확한 온도 및 습도 측정 하여, 제품 가공 품질 영향 체크 제품의 구동 위험 수준 환경(과열, 다습)에 대해 관리 감시하였고 CNC 및 로봇모듈에 대한 제어는 PLC로 하여 이기종 시스템 통합 운영하였다.

• 멤브레인
• /
• 제33권3호
• /
• pp.94-109
• /
• 2023

1,3-다이옥솔란은 용매, 전해질 및 시약으로서 화학, 페인트 및 제약 산업에서 광범위한 관심을 받고 있는 화합물이다. 1,3-dioxolane은 주로 독성, 발암성, 폭발성, 자동 인화성이 없으며 다기능성을 가지고 있어, 대부분의 유기 및 수성 용매 조건에서 우수한 용해성을 가져 고분자 전구체로서 사용된다. 최근 몇 년 동안 이 물질은 배가스 및 천연 가스 혼합물에서 CO₂를 분리하기 위한 CO₂ 선택적 고분자 전구체로서 점점 더 많은 관심을 받고 있다. Poly(1,3-dioxolane) (PDXL)은 폴리에틸렌 옥사이드(PEO)보다 높은 에테르 산소 함량을 가지고 있으며, 이는 극성 에테르 산소 그룹이 CO₂에 대해 강한 친화력을 나타내기 때문에 우수한 막 CO₂/N₂ 분리 특성을 보인다. 따라서 PDXL 기반 분리막은 비극성(N₂, H₂ 및 CH₄) 가스에 대해 탁월한 CO₂ 용해도 선택성을 보인다. 그러나 PEO와 마찬가지로 PDXL의 극성기는 고분자 사슬의 밀집도를 증가시키고 고분자 결정화를 유발하여 기체 투과도를 감소시켜 이에 대한 개선이 필요하다. 이 논문에서는 기체 분리 응용 분야에서 PDXL기반 고분자막의 최근 발전과 한계에 대해 알아보고자 한다. 또한 CO₂ 분리 공정에서 1,3-dioxolane 기반 고분자의 한계를 극복하기 위한 몇 가지 분자 설계방안에 대해 다루어 보기로 한다.

• 대한전자공학회논문지SD
• /
• 제46권9호
• /
• pp.58-67
• /
• 2009

본 논문에서는 높은 대역폭과 넓은 동적 영역을 갖는 DVB-S2를 위한 새로운 디지털 이득 제어 시스템을 제안하였다. DVB-S2 시스템의 PAPR은 매우 크며, 요구되는 정착 시간은 매우 작기 때문에 일반적인 폐-루프 아날로그 이득 제어 방식은 사용할 수 없다. 정확한 이득 제어와 기저 대역 모뎀과의 직접적인 인터페이스를 위해서 디지털 이득 제어가 필요하다. 또한 아날로그 이득 제어 방식에 비해 정착 시간과 공정, 전압, 온도 값의 변화에 둔감한 이점을 갖는다. 본 논문에서는 세밀한 해상도와 넓은 이득 영역을 갖기 위해서 AGC 시스템 및 구성회로를 제안하였다. 이 시스템은 높은 대역폭의 디지털 VGA와 넓은 파워 범위를 가진 RMS 검출기, 저 전력의 SAR 타입 ADC, 그리고 디지털 이득 제어기로 구성되어 있다. 파워 소모와 칩면적을 줄이기 위해 한 개의 SAR 타입 ADC를 사용했으며, ADC 입력은 4개의 파워 검출기를 사용하여 시간 축 상에서 인터리빙 방식으로 구현하였다. 모의실험 및 측정 결과는 제안하는 AGC 시스템의 이득 에러가 $10{\mu}s$ 내에서, 0.25 dB보다 낮은 것을 보여주고 있다. 전체 칩은 $0.18{\mu}m$ CMOS 공정을 사용하여 설계하였다. 제안된 IF AGC 시스템의 측정 결과는 0.25 dB의 해상도와 80 dB의 이득 범위, 8 nV/$\sqrt{Hz}$의 입력 기준 잡음, $IIP_3$는 5 dBm, 전력 소모는 60 mW임을 보여주고 있다. 파워검출기는 100 MHz 입력에서 35 dB의 동적 영역을 갖는다.