• Journal of Satellite, Information and Communications
• /
• v.12 no.1
• /
• pp.13-17
• /
• 2017

This paper presents an approach to enable a typical GPS receiver to be much less susceptible to intentional disruption such as jamming and change in link environment. In order for the GPS receiver to cope with jamming and to get adaptivity, a $4{\times}4$ beamforming antenna is designed using metamaterials. The design results show the antenna gain much higher than 5 dBi and the movable beam.

• The Journal of Korea Institute of Information, Electronics, and Communication Technology
• /
• v.11 no.5
• /
• pp.531-537
• /
• 2018

A novel PLL with a delta-sigma modulator and a spur reduction circuit is proposed. delta-sigma modulator makes the LF remove noise easily by moving the spur noise to a higher frequency band. Therefore, the magnitude of spur can be reduced the reasonable bandwidth. The spur reduction circuit reduces the spur size by reducing the LF voltage change generated during the period of reference signal. The spur reduction circuit is designed as simple as possible not to increase the size of PLL. The proposed PLL with the previous two techniques is designed with a supply voltage of 1.8V in a 0.18um CMOS process. Simulation results show an almost 20dB reduction in the magnitude of spur. The spur reduced PLL can be used in narrow bandwidth communication system.

• The Journal of Korea Institute of Information, Electronics, and Communication Technology
• /
• v.11 no.6
• /
• pp.651-657
• /
• 2018

A novel PLL with a delta-sigma modulator and a spur reduction circuit is proposed. delta-sigma modulator makes the LF remove noise easily by moving the spur noise to a higher frequency band. Therefore, the magnitude of spur can be reduced the reasonable bandwidth. The spur reduction circuit reduces the spur size by reducing the LF voltage change generated during the period of reference signal. The spur reduction circuit is designed as simple as possible not to increase the size of PLL. The proposed PLL with the previous two techniques is designed with a supply voltage of 1.8V in a 0.18um CMOS process. Simulation results show an almost 20dB reduction in the magnitude of spur. The spur reduced PLL can be used in narrow bandwidth communication system.

• 전기의세계
• /
• v.25 no.4
• /
• pp.17-23
• /
• 1976

세계제2차대전이후, 급속도로 발전해온 전기 및 전자공학으로 말미암아 현재의 시대를 electronic시대라고 불러도 과언이 아니다. 이러한 전자공학의 발전으로 수많은 전자장치소자가 새로이 개발되었다. 그중에서 전기 및 전자회로에서 없어서는 안될 싸이리스터라는 반도체소자가 있다. 싸이리스터의 특성을 응용하여 정지스위치로서 과전압보호회로, 지연회로, 온도조절기, 전자충전용, 조정기, 변압기탭전환, 용접기의 제어회로등에 이용되며 위상제어용으로 조광회로, 전기로의 온도제어, 전동기의 속도제어, 직류전동기의 주전류제어회로에 이용되고 전류기로서 정전압전원, 정정류전원으로 이용하며 쵸퍼, 인버어터로서 직류를 단속시키며 다시 교류로 변환하여 전압을 변화시킬 수 있다. 이밖에 정류자나 부러쉬가 없는 모터를 제조할 수 있다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.49 no.7
• /
• pp.17-22
• /
• 2012

A novel Clock Generator with jitter suppressed delay-locked loop (DLL) has been proposed to generate highly accurate output signals. The proposed Clock Generator has a VCDL which can suppress its jitter by generating control signals proportional to phase differences among delay stages. It has been designed to generate 1GHz output at 100MHz input with 1.8V $0.18{\mu}m$ CMOS process. The simulation result demonstrates a 3.24ps of peak-to-peak jitter.

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 1997.10a
• /
• pp.41-44
• /
• 1997

본 논문에서는 뉴로퍼지제어기를 이용한 유도가열기의 시변부하에 대한 적응 정전력 제어를 하고자 한다. 유도가열기의 정전력 조절을 위해 IGBT를 사용한 위상전이형 펄스폭변조(PWM)와 PLL에 의한 부하공진주파수 추종형 펄스 주파수변수(PFM)가 조절되는 공진 고주파 인버터를 유용한 유도가열기를 설명하고, 실험 제작된 유도가열기에서의 부하에 대한 규정 전력 추종이 잘되고 있음이 실제적으로 논증되어졌다.

• Proceedings of the KIPE Conference
• /
• 2013.07a
• /
• pp.506-507
• /
• 2013

본 논문은 단상 전원 시스템에서 입력전원의 위상각 추정에 2차 일반화 적분기(Second-Order Generalized Integrator - SOGI)를 기반으로 하는 적응 필터구조를 적용한다. SOGI 출력은 전원 위상각과 관련되고, 올바른 출력을 위해서는 중심 주파수 ${\omega}^{\prime}$이 전원 주파수를 빠르게 추정할 수 있도록 FLL(Frequency Locked Loop)제어가 필요하다. SOGI-FLL의 기존의 방법과는 다르게 비선형 특성이 강한 주파수 동기화 동특성 모델에 퍼지제어를 적용함으로써 복잡한 선형화 과정이 필요하지 않으며, 실시간 이득 조절로 빠르게 전원 주파수 추정을 할 수 있는데 이는 최종적으로 빠른 전원 위상각 추정을 의미한다. 제안된 방법에 대해서 시뮬레이션을 통하여 그 타당성을 검증한다.

• Proceedings of the KIEE Conference
• /
• 2004.07d
• /
• pp.2179-2181
• /
• 2004

Model-free Method들 중에 반복 피트백 조절 알고리즘(Iterative Feedback Tuning, IFT)는 특정한 성능지수를 정의하고, 이를 최소화하도록 제어기의 게인들을 조절하는 방법을 제시하였다. PID와 같은 고전적인 제어이론에 근거한 제어기 설계 과정과는 달리, IFT 알고리즘은 반복 실험을 통해 성능지수의 Gradient를 구하여 이로부터 필터 게인들 조정하는 방법을 채택하고 있다. 수학적 증명과 실험적 실증을 통하여 IFT의 수렴성과 유용성이 보여짐에도 불구하고 IFT 알고리즘의 한계점은 단일 성능지수의 사용이라는데 있다. 이를 개선하기 위해서는 단일 제어 목적을 위한 단일 성능지수의 사용이 아닌 복수의 제어 목적을 위한 복수의 성능지수의 사용이 필요하다. 본 논문에서는 두 개의 성능지수를 가지는 IFT를 이용해서 위상 여유가 크고, 대역폭이 넓은 제어기를 설계하기 위해서 제어기 게인을 자동 조절하는 알고리즘을 제안하고 ODD에서 사용되는 플랜트에 적용한 모의실험을 통하여 그 유용성을 보였다.

• Proceedings of the KIEE Conference
• /
• 2007.10a
• /
• pp.255-256
• /
• 2007

본 논문에서는 주파수 응달특성의 해석을 통하여 제어기를 설계하는 방법을 제안하였다. 모델의 오차가 없다는 가정 하에 완벽 제어가 가능한 IMC-PID 구조를 사용 한으로 하나의 변수인 제어 조절 인자만으로 제어기를 설계하였다. 이 변수를 선정하는 방법으로는 위상여유와 이득여유를 고려한 방법을 수학적으로 유도하였다. 이는 설계자가 이미 알고 있는 일반적인 유도 식을 이용함으로 설계를 보다 쉽게 할 수 있다. 이를 통하여 원하는 설계사양을 만족 시키도록 하는 IMC-PID제어기의 설계 변수 값들을 수학적으로 제시하고, 그 유용성을 사례 연구와 분석을 통해 검토하였다.

• Journal of the Institute of Convergence Signal Processing
• /
• v.3 no.4
• /
• pp.49-56
• /
• 2002

In this paper, a new controller using non-linear compensator for position control is presented, which we can satisfy the given specifications more easily than the existing one. We suggest an improved PDFE(Integral with Proportional-Derivative-plus-Feedforward) controller by which both phase margin and bandwidth are controlled simultaneously in the controller design problem. Replacing the feed forward term in the PDFF system with a CDIDF(Complex Dual Input Describing Function), the desired phase margin is obtained without diminishing the bandwidth of the closed loop system. The effectiveness of the proposed controller is confirmed through simulations and experiments. As The results of these, we know that it is possible to adjust overall specifications by varying parameters in the improved PDFF system.