• 제목/요약/키워드: 위상 선택기

검색결과 133건 처리시간 0.019초

다중위상 지연고정루프 기반의 위상 선택기와 분수 분주형 위상고정루프를 이용하는 121.15 MHz 주파수 합성기 (121.15MHz Frequency Synthesizers using Multi-phase DLL-based Phase Selector and Fractional-N PLL)

  • 이승용;이필호;장영찬
    • 한국정보통신학회논문지
    • /
    • 제17권10호
    • /
    • pp.2409-2418
    • /
    • 2013
  • 본 논문에서는 on-chip oscilloscope의 sub-sampler를 위한 클록을 생성하기 위한 두 가지 방식의 주파수 합성기를 제안한다. 제안하는 두 가지의 주파수 합성기는 지연고정루프 기반의 위상 선택기를 이용한 구조와 분수 분주형 위상고정루프를 이용하는 구조를 가지며 시뮬레이션 결과를 비교함으로써 각 구조의 특성이 분석된다. 제안된 두 회로 모두 1V 공급전압을 이용하는 65-nm CMOS 공정에서 설계되었으며, 125 MHz의 주파수를 가지는 입력 클록에 대해 121.15 MHz의 주파수를 가지는 출력 클록을 생성한다. 지연고정루프 기반의 위상 선택기를 이용한 주파수 합성기는 0.167 $mm^2$의 면적을 가지며 출력 클록은 2.88 ps의 지터 특성을 나타나며, 4.75 mW의 전력을 소모한다. 분수 분주형 위상고정루프를 이용한 주파수 합성기는 0.662 $mm^2$의 면적을 가지며 7.2 ps의 지터 특성을 나타내며, 1.16 mW의 전력을 소모한다.

아날로그 부대역 선택 루프를 이용한 위상 고정 루프 (Phase Locked Loop with Analog Band-Selection Loop)

  • 이상기;최영식
    • 대한전자공학회논문지SD
    • /
    • 제49권8호
    • /
    • pp.73-81
    • /
    • 2012
  • 이 논문에서는 기존의 위상고정루프에 아날로그 회로 부대역 선택 루프를 추가한 위상고정 루프 회로를 제안한다. 제안한 구조는 위상고정이 안된 상태 에서는 아날로그 부대역 선택 루프를 통해 빠르게 위상고정 상태에 근접하고, 위상고정이 된 상태에서는 위상 잡음 제거에 유리한 미세 루프로 동작한다. 주파수 전압 변환기를 도입하여 안정성을 증가시키고 잡음도 더 제거 하였다. 제안한 위상 고정 루프는 $0.18{\mu}m$ CMOS 공정을 사용 하여 HSPICE 시뮬레이션을 통해 예측되는 결과를 검증하였다.

위상차 클럭 기반 NoC 용 동기회로 설계 (Mesochronous Clock Based Synchronizer Design for NoC)

  • 김강철
    • 한국전자통신학회논문지
    • /
    • 제10권10호
    • /
    • pp.1123-1130
    • /
    • 2015
  • NoC는 SoC의 IP 코어들 사이에서 통신하는 시스템으로 기존의 버스 시스템이나 크로스바 상호연결 시스템보다 월등히 향상된 성능을 제공한다. 그러나 NoC의 송신부와 수신부 사이에서 데이터 이동 시에 송신부와 수신부 사이에 발생하는 불안정 상태(metastability)는 극복하기 위하여 동기회로가 필요하다. 본 논문에서는 신호 영역 발생기, 선택 신호 발생기와 데이터 버퍼로 구성된 새로운 위상차 동기회로를 설계하였다. 불안정 상태가 없는 선택구간을 구하기 위하여 전송된 클럭을 지연하는 회로가 사용되며, 전송클럭과 지역 클럭을 비교하여 선택신호를 발생한다. 제안된 위상차 동기회로는 선택신호 값에 의하여 지역클럭의 상승 또는 하강 모서리 중의 하나를 선택하여 불안정 상태를 제거한다. 모의실험 결과는 제안된 위상차 동기회로가 전송된 클럭과 지역 클럭의 어떤 위상차에서도 잘 동작하는 것을 보여 주었다.

가우시안 저역 통과 필터와 적분기를 결합시킨 간단한 GMSK 변조기 (A Simple GMSK Modulator Using the Combined Gaussian Lowpass Filter and Integrator)

  • 오성근;황병대
    • 한국통신학회논문지
    • /
    • 제25권12B호
    • /
    • pp.2039-2045
    • /
    • 2000
  • 본 논문에서는 계산이 간단한 두 가지의 GMSK (Gaussian minimum shift-keying) 변조기들을 제안한다. 제안된 방법들에서는 필터링과 적분과정의 순차적인 처리 대신에, 필터링되는 데이터 계열들에 따른 적분기 출력에서의 위상 성분들을 미리 구하고, ROM (read only memory)에 저장함으로써 계산량을 크게 줄일 수 있다. 첫 번째 방법에서는 필터링되는 심벌들에 따른 각 샘플시점에서의 위상 변화량들이 미리 계산되며, 위상 샘플 값은 필터에 입력되는 데이터 계열에 의한 샘플시점에서의 총 위상 변화량을 구하여 누적함으로써 얻어진다. 두 번째 방법에서는 입력되는 모든 가능한 데이터 계열들에 따른 모든 샘플시점에서의 총 위상 변화량들을 미리 구하여 ROM에 저장하며, 위상 샘플 값은 입력되는 데이터 계열에 따라 샘플시점에 해당하는 총 위상 변화량을 선택하여 누적함으로써 얻어진다. 또한, 두 번째 방법에서는 데이터 계열의 패턴에 따른 총 위상 변화량들의 대칭적인 성질을 이용함으로써 필요한 메모리량을 줄일 수 있다.

  • PDF

주파수 변조 기법에 의한 시간격 오차 개선에 대한 연구 (A Study on Frequency Modulation Method to Reduce Time Interval Error)

  • 안태원;이원석
    • 전자공학회논문지
    • /
    • 제53권2호
    • /
    • pp.141-146
    • /
    • 2016
  • 본 논문에서는 비동기식 통신 시스템에서 시간격 오차를 개선하기 위한 기법을 연구하였다. 최대 시간격 오차를 유지하기 위한 방법을 제안하기 위하여 다중 위상 전압 제어 발진기와 보간기, 위상 선택기, 업-다운 카운터, 비교기, 덧셈기를 이용하여 주파수 변조기를 설계하고 모의실험을 수행하였다. 비동기식 CAN 통신에 사용하는 클록을 변조하는 모의실험 결과, 최대 시간격 오차는 허용치 보다 낮게 유지할 수 있는 것을 확인할 수 있었다. 본 논문에서 제안한 주파수 변조 기법은 다중 위상 선택에 의한 주파수 변조 기법을 주축으로 하고 있으며, 높은 신뢰도가 요구되는 비동기식 통신 시스템의 구현에 효과적으로 적용 가능할 것으로 기대한다.

최소자승법과 후보군 선택 기법을 이용한 2-18GHz 디지털 주파수 변별기 설계 (Design of A 2-18GHz Digital Frequency Discriminator using Least-squares and Candidate-selection Methods)

  • 박진오;남상원
    • 전자공학회논문지
    • /
    • 제50권6호
    • /
    • pp.246-253
    • /
    • 2013
  • 위상 펼침 (phase unwrapping)과 최소자승(least-squares) 기법들을 이용한 기존 디지털 주파수 변별기 (Digital Frequency Discriminator: DFD) 설계를 바탕으로, 본 논문에서는 주파수 판별 대역이 4배 확장한 새로운 DFD 설계를 제안한다. 구체적으로, 주파수 판별 대역을 기존 2-6GHz에서 2-18GHz로 4배 확장함에 따라 주파수 판별 정확도를 높이기 위해 DFD 내의 지연선 수가 증가되고, 이에 따른 주파수 추정 연산량이 증가되는데, 본 논문에서는 이러한 2-18GHz 대역 주파수 판별을 위해 보다 효율적인 주파수 추정 알고리즘을 제안한다. 특히, 제안하는 주파수 추정 방법에서는 기존 방법인 위상 펼침 기법을 기반으로 펼친 위상의 후보군을 만들되, 각 지연선에서 발생할 수 있는 위상 잡음을 미리 추정하여, 적절한 펼친 위상 후보군을 선택하는 새로운 주파수 후보군 선택 방법을 제안한다. 이렇게 선택된 위상 후보군만을 최소자승 기법에 적용하여 주파수를 추정함으로써, 결과적으로 기존 DFD의 주파수 추정에 비해 연산량을 줄일 수 있다. 끝으로, 제안한 DFD에 대한 주파수 변별 방법을 비교 분석하고, 시뮬레이션을 통해 제안된 방법의 주파수 판별 성능을 검증한다.

Microstrip Square Open Loop Resonator를 이용한 저위상 잡음 발진기에 관한 연구 (Research on Low Phase Noise Oscillator Using Microstrip Square Open Loop Resonator)

  • 박은영;서철헌
    • 한국전자파학회논문지
    • /
    • 제17권1호
    • /
    • pp.17-23
    • /
    • 2006
  • 본 논문에서는 발진기의 위상 잡음 특성을 개선시키기 위하여 개방형 루프 구조를 공진기에 적용하였다. 개방형 루프 공진기는 크기 면에서 훨씬 소형화될 뿐만 아니라 협대역과 예리한 선택도를 갖기 때문에 이러한 특성을 이용하여 저 위상 잡음 발진기에 대한 연구를 수행하였다. 개방형 루프 구조를 이용한 공진기는 결합 계수를 증가시켜 Q값을 높여 주어 결과적으로 발진기의 위상 잡음 특성을 향상시킬 수 있다. 본 논문에서 제안된 발진기는 5.84 GHz에서 발진이 일어났으며, 출력은 -0.5 dBm, 하모닉 특성은 -15.83 dBc, 위상 잡음 특성은 100 kHz offset에서 -111.17 dBc/Hz이었다. 이를 통하여 개방형 루프공진기 구조를 이용한 발진기는 기존의 공진기를 이용한 발진기에 비해 100 kHz offset에서 15 dB 개선을 보였다.

위상고정 회로를 이용한 X-band DRO 설계 및 제작에 관한 연구 (A Study on the Design and Fabrication of X-band Dielectric Resonator Oscillator using Phase Looked Loop)

  • 성혁제;손병문;최근석
    • 한국전자파학회논문지
    • /
    • 제11권5호
    • /
    • pp.715-722
    • /
    • 2000
  • 본 논문에서는 X-band(8 GHz)용 위상고정 유전체 공진 발진기를 설계 및 제작하였다. 직렬 궤환형 구조로 높은 선택도(Q)를 가지고 유전체 공진기와 주파수 동조를 위하여 바랙터 다이오드, loop filter와 10GHz까지 동작하는 prescaler를 이용하여 구성하였으며, 전압제어 발진기의 신호와 수정 발진기의 신호를 위상 검출기에 넣어 두 신호의 위상을 검출.고정함으로써 높은 안정도의 신호원을 얻을 수 있도록 구현하였다. 측정 결과 본 논문의 위상고정 유전체 공진 발진기는 8GHz에서 2.5dBm의 출력과 -26dBc의 고조파 억압과 중심주파수에서 10KHz offset에서 -64.33dBc의 위상잡음을 얻었으며, 전압제어 유전체 공진 발진기에 비하여 높은 주파수 안정도를 가지는 것을 볼 수 있었다.

  • PDF

Non-Midway OPC를 추가한 분산 제어 광전송 링크 (Dispersion-Managed Optical Transmission Link Adding of Non-Midway OPC)

  • 이성렬
    • 한국항행학회논문지
    • /
    • 제24권5호
    • /
    • pp.408-414
    • /
    • 2020
  • 장거리 대용량 파장 분할 다중 (WDM; wavelength division multipled) 전송 링크에 광 위상 공액기를 적용하는 경우에 갖게 되는 한계를 극복하기 위한 방법을 살펴보았다. 광전송 링크는 단일 모드 광섬유를 갖는 중계 구간에 분산 보상 광섬유를 삽입한 분산 제어 (DM; dispersion management)를 기본 구조로 하였고 이 전송 링크의 적당한 곳에 광 위상 공액기를 추가하였다. 제안된 위치에 존재하는 광 위상 공액기를 갖는 광전송 링크에서 파장 분할 다중 채널의 입사 전력에 따른 최대 중계 구간의 수를 도출하고 비교 분석하였다. 광 위상 공액기가 전체 전송로 중간에서 벗어날수록 파장 분할 다중 채널의 보상 효과가 줄어들지만 광 위상 공액기 위치에 따라 중계 구간 당 잉여 분산 (RDPS; residual dispersion per span)을 적절히 선택하고, 전송로의 전체 잉여 분산을 결정하는 중계 구간을 적절히 선택하면 감소하는 보상 정도를 개선할 수 있다는 것을 확인하였다.

저전압용 전압제어발진기의 설계 (Design of the Voltage Controlled Oscillator for Low Voltage)

  • 이종인;정동수;정학기;이상영;윤영남
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2012년도 춘계학술대회
    • /
    • pp.699-702
    • /
    • 2012
  • 본 논문에서는 WCDMA(Wide Code Division Multiple Access) 시스템 사양을 만족시키는 주파수 합성기 블록 중 위상잡음 및 전력소모의 최적 설계가 필요한 LC-VCO(voltage controlled oscillator)의 설계를 제안 하였다. 최적 설계를 위한 핵심내용은 LC-tank의 손실성분을 보상하는 MOS트랜지스터의 전달컨덕턴스와 인덕턴스 평면에 여유이득라인과 튜닝 범위 라인을 그어 설계 가능한 영역 내에서 위상잡음이 최소가 되는 인덕턴스 값을 구하고 선택하는 것이다. 제안한 최적 설계방법에 의해 진행된 LC-VCO의 시뮬레이션 결과 위상잡음 특성은 1MHz옵셋에서 -113dBc/Hz였다.

  • PDF