• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 춘계학술대회
• /
• pp.675-677
• /
• 2009

통신기기에서 중요한 기술 중 하나인 PLL(Phase Locked Loop) 회로는 주기적인 신호를 원하는 대로, 정확한 고정점으로 잡아주는데 그 목적을 둔다. 일반적인 구조로 위상주파수검출기(Phase Frequency detector), 루프필터(Loop filter), 전압제어발진기(Voltage Controlled Oscillator), 디바이더(Divider)로 구성되어진다. 그러나 일반적인 PLL 구조로는 지터(jitter)가 증가하고 트랙(tracking) 속도가 느리다는 단점이 있다. 이를 보완하기 위해 루프필터 전단에 차지펌프(Charge pump) 회로를 추가하여 사용하고 있다. 본 논문에서는 CMOS를 이용한 PLL용 차지펌프를 설계하였다. 설계된 회로는 $0.18{\mu}m$ CMOS 공정 기술을 사용하여 CADENCE사의 Specter로 시뮬레이션 하였으며, Virtuso2로 레이아웃 하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 춘계학술대회
• /
• pp.690-692
• /
• 2009

PLL은 위상주파수검출기(PFD), 차지펌프(Charge Pump), 루프필터(Loop Filter), 전압제어발진기(VCO), Divider로 구성하고 있는데 본 논문에서는 설계된 차지펌프 PLL을 시뮬레이션을 해보고 그 결과를 정리하고 레이아웃(layout)까지 하였다. 차지펌프 설계에 있어서 전류 부정합, 전하 공유, 전하주입, 누설 전류등을 고려할 필요가 있다. 설계된 차지펌프는 전류 부정합을 감소시키기 위해 전류뺄셈회로를 이용하여 전류 부정합을 감소시켰으며, spurs를 억제할 수 있도록 설계되였다. 설계된 회로는 $0.18{\mu}m$ CMOS 공정 기술을 사용하여 CADENCE사의 specter로 시뮬레이션 하였으며, virtuso2로 레이아웃 하였다.

• 전자공학회논문지
• /
• 제51권6호
• /
• pp.271-275
• /
• 2014

회전하는 동기 좌표계 d-q 변환을 이용한 단상 능동 전력 필터의 새로운 제어기를 제안하였다. 힐버트 변환기를 사용하여 $90{\circ}$의 위상차를 가지는 두 개의 교류 신호를 만든다. 이 신호들을 회전하는 동기 좌표계 d-q 변환을 이용하여 기본파 성분을 직류로 변환할 수 있고 따라서 고조파 검출이 용이하다. 순시 유효 전력의 평균값을 구한다. 역률 보상을 하므로 전원 전류는 전원 전압과 동위상이다. 단상에서의 전력 공식으로부터 전원 전류의 크기를 알 수 있다. 능동 전력 필터의 보상 전류의 기준 신호는 전원 전류의 기준신호에서 부하 전류를 빼주면 구할 수 있다. 새롭게 제안된 제어기에 히스테리시스 전류 제어기를 적용하여 시뮬레이션 하였다. 능동 전력 필터가 부하전류의 고조파와 무효전력을 보상하여 전원 전류가 전원전압과 동위상이 되고 전원전류가 정현파에 가깝게 되는 것을 확인하였다. 힐버트 변환기는 전대역 여파기를 사용하여 구현하였다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.130-134
• /
• 2008

본 논문에서는 1/4-레이트 기법을 사용한 클록 데이터 복원회로를 제안하였다. 제안한 클록 데이터 복원회로를 사용함에 따라 VCO의 발진 주파수를 낮추므로 고속 동작에 유리하다. 제안된 클록 데이터 복원회로는 기존 클록 데이터 복원회로 보다 낮은 지터 특성과 넓은 풀인(pull-in) 범위를 갖는다. 제안된 클록 데이터 복원회로는 1/4-레이트 뱅-뱅 형태의 오버샘플링 위상 검출기, 1/4-레이트 주파수 검출기, 2개의 전하펌프 회로와 저역 통과 필터 그리고 링 VCO회로로 구성되어 있다. 제안된 클록 데이터 복원회로는 $0.18{\mu}m$ 1P6M CMOS 공정으로 설계되었고, 칩 면적과 전력 소모는 $1{\times}1mm^2$, 98 mW 이다.

• 전력전자학회논문지
• /
• 제6권2호
• /
• pp.173-179
• /
• 2001

본 논문은 배전계통의 전력품질 개선을 위한 순시 전압강하 보상기의 제어 알고리즘에 대한 연구를 수행하였다. 특별히 순시적인 전압강하의 원인중 가장 대표적인 1선 지락사고 시에 발생하는 불평형과 비대칭 문제를 해석하기 위하여 새로운 대칭성분 검출 기법을 제안하였다. 제안되 방법은 간단한 연산만을 사용하며, 전압보상을 위한 대칭성분의 제어 기준값이 별도의 위상검출 과정을 거치지 않고도 직류 값으로 표현되도록 하였다. 그리고 기준전압의 발생 시에 IEC에서 규정하고 있는 UF와 MF를 사용하도록 하였다. 제안된 제어기법을 사용하면 보상장치는 매우 빠른 응답특성을 가지고 보상된 전압 파형의 총고조파왜형률(THD)도 매우 낮게 된다. 마지막으로 EMTDC 시뮬레이션과 실험을 통하여 제안된 방법의 타당성을 입증하였다.

• 한국통신학회논문지
• /
• 제38A권7호
• /
• pp.545-551
• /
• 2013

MQASK 수신기에서 수신 심볼의 타이밍 동기에 사용되는 타이밍 복원 루프 Timing Error Detector(TED) 와 입력신호의 표본화율을 제어하는 VCO또는 NCO 및 루프 필터로 구성된다. 여기서 수신신호의 심볼율과 수신기의 표본화율의 시간 축에서의 위상차를 검출하는 TED는 심볼율과 표본화율의 주파수차가 클 경우 정상동작을 하지 못하는 단점이 있다. 본 논문에서는 PLL의 주파수 검출기와 같은 역할을 타이밍 복원 루프에서 수행하여 타이밍 복원 입력 신호의 주파수 차가 매우 큰 경우에도 타이밍 복원을 가능하게 할 수 있는 심볼율 변별기(Symbol Rate Discriminator SRD) 와 이를 사용한 타이밍 복원루프 구조를 제안 하였으며 이를 통해 심볼율이 가변되는 신호에 대한 타이밍 동기 획득이 가능함을 모의실험을 통해 입증하였다.

• 전기전자학회논문지
• /
• 제24권4호
• /
• pp.975-981
• /
• 2020

위상 잡음을 개선하기 위한 출력 신호의 진폭을 제어하는 회로를 가진 10 GHz LC 전압 제어 발진기(VCO : voltage-controlled oscillator)가 제안된다. 제안된 LC VCO를 위한 진폭 제어 회로는 피크 검출 회로, 증폭기, 그리고 전류원 회로로 구성된다. 피크 검출 회로는 2 개의 diode-connected NMOSFET과 하나의 커패시터로 구성되어 출력 신호의 최젓값을 감지함으로 수행된다. 제안하는 진폭 제어 회로를 가진 LC VCO는 1.2 V 공급 전압을 사용하는 55 nm CMOS 공정에서 설계된다. 설계된 LC VCO의 면적은 0.0785 ㎟이다. 제안된 LC VCO에 사용된 진폭 제어 회로는 기존 LC VCO의 출력 신호에서 발생되는 242 mV의 진폭 변화를 47 mV로 줄인다. 또한, 출력 신호의 peak-to-peak 시간 지터를 8.71 ps에서 931 fs로 개선한다.

• 전기전자학회논문지
• /
• 제23권4호
• /
• pp.1257-1264
• /
• 2019

본 논문에서는 모바일 산업 프로세서 인터페이스(MIPI:mobile industry processor interface)의 C-PHY 사양 버전 1.1을 지원하는 3-GSymbol/s/lane 송수신기가 제안된다. 제안한 송수신기는 3 개 채널에서 3 개 레벨 신호의 사용으로 인해 저하된 신호 보존성을 개선하기 위해 채널 부정합 보정을 수행한다. 제안된 채널 부정합 보정은 수신기에서 채널 부정합을 검출하고, 검출 결과에 따라 송신기에서 전송 데이터의 지연 시간을 조정함으로써 수행된다. 수신기에서 채널 불일치 검출은 송신기로부터 전송된 정해진 데이터 패턴에 대하여 수신된 신호의 위상을 비교함으로써 수행된다. 제안된 MIPI C-PHY 송수신기는 1.2 V 공급 전압의 65 nm CMOS 공정을 사용하여 설계되었다. 각 송수신기 레인의 면적과 전력소모는 각각 0.136 ㎟와 17.4 mW/GSymbol/s이다. 제안된 채널 부정합 보정은 채널 부정합으로 인한 88.6 ps의 시간 지터를 34.9 ps로 줄인다.

• 한국정보전자통신기술학회논문지
• /
• 제13권5호
• /
• pp.359-369
• /
• 2020

본 논문에서는 CMOS X-Ray 검출기의 메인 클럭을 발생시키는 위상 고정 루프(phase locked loop, PLL)을 위한 전류 불일치를 줄이면서도 넓은 동작 범위를 가지는 전하 펌프(charge pump, CP) 회로를 제안하였다. CP 회로의 동작 범위와 전류 불일치는 CP 회로를 구성하는 전류원 회로의 동작 범위와 출력 저항에 의해서 결정된다. 제안된 CP 회로는 넓은 동작 범위를 확보하기 위한 wide operating 전류 복사 바이어스 회로와 전류 불일치를 줄이기 위한 출력 저항이 큰 캐스코드 구조의 전류원으로 구현하였다. 제안된 wide operating range 캐스코드 CP 회로는 350nm CMOS 공정을 이용하여 칩으로 제작되었으며 소스 측정 장치(source measurement unit)을 활용하여 전류 일치 특성을 측정하였다. 이때 전원 전압은 3.3V이고 CP 회로의 전류 ICP=100㎂이었다. 제안된 CP 회로의 동작 범위 △VO_Swing=2.7V이고 이때 최대 전류 불일치는 5.15%이고 최대 전류 편차는 2.64%로 측정되었다. 제안된 CP 회로는 낮은 전류 불일치 특성을 가지면서 광대역 주파수 범위에 대응할 수 있으므로 다양한 클럭 속도가 필요한 시스템에 적용할 수 있다.

• 전력전자학회논문지
• /
• 제7권4호
• /
• pp.332-338
• /
• 2002

토카막 장치의 초전도 코일에 사용되는 전원 공급장치는 초대형급(20kA) 직류 전원 공급기로서 빠른 전류제어 응답성과 매우 작은 정상상태 리플이 필수적이다. 특히 역전류 공급이 가능한 회생형 컨버터의 운전중 전류 방향이 바뀌는 순간에도 전류기준값을 잘 추종하는 것이 중요하다. 이러한 조건들을 만족시키기 위하여 입력측에 2중 출력($\Delta$, Y)를 갖는 변압기와 출력단에 상간변압기(interphase transformer, IPT)를 이용한 12펄스 싸이리스터 듀얼 컨버터를 설계, 제작하였다. 각 컨버터에서 출력되는 전류의 합이 부하전류 지령치를 따르도록 제어하는 동시에 차 전류의 평균값이 영이 되도록 함으로써 각 컨버터의 부하 분담율을 일정하게 하여 상간 변압기의 포화를 방지한다. 대전류 코일 전류 공급장치의 양방향 전류 제어 성능을 높이기 위하여 위상각 검출 및 게이팅 지연각 구현을 디지털화하고 컨버터 전류방향 정역절환시 초기 응답특성을 개선하는 방법을 제안하였다. 또한 시뮬레이션과 실부하 전류실험을 통해 제안된 제어기의 동작성능을 확인하였다.