• 제목/요약/키워드: 위상검출기

검색결과 240건 처리시간 0.03초

단일모드 헬륨네온레이저를 사용한 초공진기의 주파수 변조 분광연구 (Frequency modulation spectroscopy of a super-cavity using a single mode He-Ne laser)

  • 서호성;윤태현;조재흥;정명세;류갑열;김영덕;최옥식
    • 한국광학회지
    • /
    • 제3권1호
    • /
    • pp.27-36
    • /
    • 1992
  • 주파수 변조 분광학을 이용하여 레이저 주파수의 안정화를 위한 초공진기의 주파수 변조 신호를 검출하였다. 단일모드 헬륨네온 레이저와 1.5MHz로 구동하는 전기광학 변조기를 이용하여 150kHz($3 \times 10^{-10}$)의 고분해능을 갖는 초공진기의 주파수 변조 신호를 검출하였다. 또 위상민감검출기에 의한 기준신호의 위상이 각각 $0^{\circ}$(동위상, in-phase)$900^{\circ}$(직각ㅇ위상, quardrature-phase)인 두개의 주파수 변조 신호 성분을 X축 및 Y축으로 하는 위상공간에서 주파수 변조 신호의 벡터궤적을 측정하고 주파수 변조 분광 신호를 해석하였다. 측정한 벡터궤적은 잠김증폭기의 기준 신호의 위상과 같은 각도로 회전함을 알았고 Bjorklund등이 제시한 계수 측정 대신에 이 벡터 궤적을 이용할 경우 쉽게 주파수 변조 신호는 공진기 투과 중심 주파수 근방 $\pm$1.5MHz이내에서 헬륨 네온 레이저 주파수가 존재할 때 이 주파수를 공진기의 투과 곡선의 중심에 안정화할 수 있는 주파수 분별곡선으로 사용할 수 있음을 보였다.

  • PDF

역상분 전류 주입을 적용한 3상 인버터 기반 BESS의 단독 운전 검출 방법 (Anti-islanding Detection Method for BESS Based on 3 Phase Inverter Using Negative-Sequence Current Injection)

  • 김현준;신은석;유승영;한병문
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2015년도 전력전자학술대회 논문집
    • /
    • pp.291-292
    • /
    • 2015
  • 본 논문은 계통과 연계된 3상 전압원 인버터를 기반으로 한 BESS의 능동 단독 운전 검출 방법을 제안한다. 계통 전압의 불평형에서도 안정적으로 위상을 추종할 수 있는 DDSRF_PLL(Decoupled Double Synchronous Reference Frame_PLL)방식을 적용 하였으며, 검출된 위상각 정보를 통해 정상분 전류 제어기와 역상분 전류 제어기를 독립적으로 제어할 수 있게 된다. 이를 위해 IEEE 1547과 UL1741에서 제시하는 단독 운전 기준 시험 회로를 구성하여 PSCAD/EMTDC 소프트웨어를 통한 시뮬레이션과 5kw프로토타입 하드웨어 장치를 통해 제안된 단독 운전 검출 방법을 검증하였다.

  • PDF

초음파 위상 반전에 의한 FRP/고무 접착계면의 미접착 결함 검출 연구 (Debonding Detection Techniques of FRP/Rubber Interface by the Ultrasonic Phase Reversal)

  • 김동륜;정상기;이상우
    • 한국추진공학회:학술대회논문집
    • /
    • 한국추진공학회 2006년도 제26회 춘계학술대회논문집
    • /
    • pp.11-16
    • /
    • 2006
  • 본 연구는 이종 접착 재질의 접착계면에서 미접착 결함을 검출하기 위한 새로운 시험 기법을 개발하기 위함이다. 접착계면과 미접착계면에서의 초음파 전달 현상을 이론적으로 해석하여 초음파 신호를 모델링하였고, 이론적 분석에 기초하여 미접착계면에서의 위상 반전 현상을 애용한 검사 방법을 FRP/고무 시편에 적용하였다. 정량적으로 결함의 최소 검출 능력을 평가하기 위하여 알루미늄/고무 시편에 평저공을 가공하여 제작하였고 일반적으로 사용하고 있는 펄스에코반사법과 새로운 시험 기법인 위상반전법을 상호 비교하였으며 이론적으로 예측한 초음파 신호와 실험에서 얻은 초음파 신호를 근거로 위상반전법으로 미접착 결함을 검출할 수 있다고 판단하였다.

  • PDF

초음파 위상 반전에 의한 FRP/고무 접착 계면의 미접착 결함 검출 연구 (A Debonding Detection Technique for FRP/Rubber Interface by Ultrasonic Phase Reversal)

  • 김동륜;임수용;정상기
    • 한국추진공학회지
    • /
    • 제13권2호
    • /
    • pp.9-16
    • /
    • 2009
  • 본 연구는 이종 접착 재질의 접착 계면에서 미접착 결함을 검출하기 위한 새로운 시험 기법을 개발하기 위함이다. 접착 계면과 미접착 계면에서의 초음파 전달 현상을 이론적으로 해석하여 초음파 신호를 모델링하였고, 이론적 분석에 기초하여 미접착 계면에서의 위상 반전 현상을 이용한 검사 방법을 FRP/고무 시편에 적용하였다. 정량적으로 결함의 최소 검출 능력을 평가하기 위하여 알루미늄/고무시편에 평저공을 가공하여 제작하였고 일반적으로 사용하고 있는 펄스에코반사법과 새로운 시험 기법인 위상반전법을 상호 비교하였으며 이론적으로 예측한 초음파 신호와 실험에서 얻은 초음파 신호를 근거로 위상반전법으로 미접착 결함을 검출할 수 있다고 판단하였다.

PLL 주파수 합성기에서 발생하는 위상잡음의 영향 (The Effect of Phase Noise from PLL Frequency Synthesizer)

  • 조형래;최정수
    • 한국전자파학회논문지
    • /
    • 제12권6호
    • /
    • pp.865-870
    • /
    • 2001
  • 이 논문에서는, PLL주파수 합성기의 VCO로부터의 위상잡음이 64 QAM 시스템 성능에 미치는 영향을 분석하려 한다. 발진기에서 발생하는 위상잡음을 실제와 유사하게 예측하기 위해 발진기의 입력 충격 전류가 소신호일 때를 가정하여 선형 시변(linear time-varying : LTV) 모형을 고려하였으며 64 QAM 시스템에서 위상잡음이 복조부에서 검출과정을 거칠 때 위상잡음이 없는 백색정규잡음 환경에서의 BER과 비교하여 어느 정도 시스템 성능을 떨어뜨리는지를 분석한다.

  • PDF

1/4-rate 위상선택방식을 이용한 클록 데이터 복원회로 (Clock and Date Recovery Circuit Using 1/4-rate Phase Picking Detector)

  • 정기상;김강직;조성익
    • 전자공학회논문지SC
    • /
    • 제46권1호
    • /
    • pp.82-86
    • /
    • 2009
  • 본 논문은 시스템의 클록을 이용하여 클록 및 데이터를 복원하는 회로를 설계하였다. 설계된 회로에는 시스템의 클록을 만들어주는 PLL부분과 클록을 받아 데이터를 복원하는 데이터 복원회로부분으로 구성되어 있다. 데이터 복원회로에서는 1/4-rate 위상검출기를 이용하여 데이터보다 시스템의 클록주파수를 낮추어 설계하여 PLL의 부담을 줄일 수 있었고 데이터 picking 방식으로 설계하여 적은 지터특성을 보였다. 설계된 클록 데이터 복원회로는 $0.18{\mu}m$ 1P6M CMOS공정으로 설계되었고 칩 면적은 $1{\times}1mm^2$이다.

Ku-Band용 위상 고정 고조파 발진기 설계 (Design of Ku-Band Phase Locked Harmonic Oscillator)

  • 이건준;김영식
    • 한국전자파학회논문지
    • /
    • 제16권1호
    • /
    • pp.49-55
    • /
    • 2005
  • 본 논문에서는 아날로그 위상 고정 루프(PLL: Phase Locked Loop)를 이용한 무선 LAN(Wireless Local Area Network)용 위상 고정 고조파 발진기(PLHO: Phase Locked Harmonic Oscillator)를 설계 및 제작하였다. 이 고조파 발진기는 Ring 공진기, 주파수 동조를 위한 바랙터 다이오드 그리고 위상 고정 루프 회로로 구성된다. 발진기의 8.5 GHz의 기본 주파수는 위상 고정 루프를 위한 귀환 신호로 이용되고 17.0 GHz의 2차 고조파는 출력으로 이용되므로 위상 고정 시스템에서 위상 비교를 위한 주파수 분배기를 한 단계 줄일 수 있다. 위상 비교기로는 샘플링 위상 검출기(SPD: Sampling Phase Detector)를 사용하여 위상고정 루프 회로를 간단히 하였다. 위상고정 고조파 발진기의 발진 출력은 17.0 GHz에서 2.17 dBm, 기본 주파수와 3차 고조파 억압 특성은 각각 -31.5 dBc, -29.0 dBc이다. 위상잡음은 각각 -87.6 dBc/Hz at 1 kHz와 -95.4 dBc/Hz at 10 kHz이다.

이중루프 PLL을 이용한 IMT-2000용 저 위상잡음 주파수 합성기의 설계 및 제작 (A Design and Fabrication of Low Phase Noise Frequency Synthesizer Using Dual Loop PLL)

  • 김광선;최현철
    • 한국통신학회논문지
    • /
    • 제27권2C호
    • /
    • pp.191-200
    • /
    • 2002
  • 본 논문에서는 이중 루프 PLL을 이용한 IMT-2000용 주파수 합성기를 설계 및 제작하였다. 위상잡음 특성을 개선하기 위해서 기준 루프와 두 개의 루프로 나누고 기준루프에는 변형 클램프 형태의 전압제어 발진기와 루프 필터를 최적화 함으로서 위상잡음을 개선하고 메인 루프에는 동축형 유전체 공진기를 사용한 전압제어 발진기와 위상 검출기로 SPD(Sampling Phase Detector)를 사용함으로서 분주기의 사용을 없애고 개루프 이득을 크게 함으로서 위상잡음 특성을 개선하였다. 이렇게 제작된 주파수 합성기는 1.81GHz의 중심주파수에 가변범위는 158.5MHz이고 위상잡음은 100kHz offset에서 -120..66dB로 우수한 특성을 나타내었다.

올-디지털 위상 고정 루프용 오프셋 및 데드존이 없고 해상도가 일정한 위상-디지털 변환기 (An Offset and Deadzone-Free Constant-Resolution Phase-to-Digital Converter for All-Digital PLLs)

  • 최광천;김민형;최우형
    • 전자공학회논문지
    • /
    • 제50권2호
    • /
    • pp.122-133
    • /
    • 2013
  • 올-디지털 위상 고정 루프에 사용되는 고해상도 위상-디지털 변환기 설계에 있어서, 위상-주파수 검출기와 시간-디지털 변환기로 이루어진 위상-디지털 변환기에 활용될 수 있는 간단한 구조의 아비터 기반 위상 결정 회로를 제안한다. 제안한 위상 결정 회로는 기존에 개발된 위상 결정 회로보다 적은 전력소모와 보다 작은 입력-출력 지연 시간을 가지면서도 두 펄스 사이의 매우 작은 위상 차이도 구별할 수 있다. 제안한 위상 결정 회로는 130um CMOS 공정을 사용하여 구현되었고, 트랜지스터 레벨에서 시뮬레이션으로 검증되었다. 제안한 위상 결정 회로를 이용한 오프셋과 데드존이 없는 5비트의 위상-디지털 변환기도 검증되었다. 또한 배수주기 고정 문제가 없고 위상 오프셋이 매우 적은 지연 고정 루프를 제안하였다. 제안한 지연 고정 루프는 위상-디지털 변환기의 해상도를 PVT 변화에 무관하게 항상 원하는 대로 정확히 고정시키는 용도로 활용된다.

NRZ Random Bit 동기를 위한 표본 위상 검출기 (Sampling Phase Detector for NRZ Random Bit Synchronization)

  • 박세현;박세훈
    • 한국멀티미디어학회논문지
    • /
    • 제3권6호
    • /
    • pp.652-660
    • /
    • 2000
  • 본 논문에서는 NRZ 랜덤 비트 동기를 위한 새로운 표본 위상 검출기 (SPD: Sampling Phase Detector)를 제안한다. 제안하는 SPD는 국부 기준 신호의 주기와 입력 신호의 비트 구간의 위상 차의 평균값을 계산한다. 시뮬레이션과 실험 결과는 제안된 SPD가 NRZ 랜덤 신호의 Phase Detector로 유용하다는 것을 보여 준다. 제안된 SPD를 사용하여 NRZ 램덤 비트 동기 회로를 설계하고 구현하였다.

  • PDF