• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.260-260
• /
• 2010

OTFT소자는 각 박막계면간의 접촉성에 따라 그 성능이 좌우 된다는 것은 널리 알려진 사실이다. 즉 박막계면간의 접촉성 저하는 계면간의 결함을 형성하여 OTFT소자 성능을 저하시킨다. 이러한 결함을 고품질의 자기조립단분자막을 제작함으로써 박막계면간 결함을 최소화 할 수 있다. 이러한 고품질의 자기조립단분자막 형성은 박막계면간의 결함을 최소화 하기때문에 고성능OTFT소자 제작시 박막계면간 접촉성 향상에 효율적으로 적용할 수 있을것이다. 이 논문에서는 계면간의 접촉성 향상을 위해 실리콘 웨이퍼 위에 3-Aminoproplytriethoxtsilane과 용매인 무수톨루엔을 이용하여 고품질의 자기조립단분자막을 제작 하였으며 고품질을 자기조립단분자막 성장 조건을 찾기 위해 엄격한 수분조절 및 APS농도, 담근시간, 온도를 조절하여 각기 다른 조건의 샘플을 제작하였다. 또한 APS성장 분포를 알기위하여 접촉각 측정기를 이용하여 접촉각을 측정 하였고 AFM 이용하여 실리콘 웨이퍼에 생성된 박막의 균질도를 측정하였다. 그 결과 APS농도(33%) 24시간 $25^{\circ}C$, APS농도(33%) 24시간 $70^{\circ}C$, APS농도(33%) 72시간 $25^{\circ}C$, APS농도 (33%) 72시간 $70^{\circ}C$ 샘플이 기존에 알려진 APS 접촉각인 $19^{\circ}C{\sim}21^{\circ}C$ 접촉각이 나왔으며 AFM 이미지 또한 높은 균질도를 보였다. 이 결과 고품질의 APS단분자막은 농도와 시간 그리고 온도에 영향은 받으며 이렇게 완성된 단분자막은 높은 균질도를 가지게 된다. 현재 실험을 통해 얻어진 고품질의 자기조립단분자막 성장 조건을 이용하여 OTFT소자 제작하고 있으며 고품질의 자기조립단분자막 형성에 의해 결함을 최소화 하므로써 박막계면간 옴성결합을 형성하여 OTFT소자의 성능 향상이 기대되어 진다.

• 공업화학
• /
• 제24권1호
• /
• pp.31-37
• /
• 2013

텍스쳐링에 의해 실리콘 웨이퍼의 표면반사율을 감소시키는 것은 실리콘 태양전지의 효율향상을 위해 매우 중요한 공정이다. 본 연구에서는 에칭속도 제어를 위해 촉매제를 포함한 산 용액으로 텍스쳐링 처리한 웨이퍼의 표면효과와 그 태양전지 특성을 평가 고찰하였다. 텍스쳐링 전 $HNO_3-H_2O_2-H_2O$ 용액의 전처리는 표면반사율의 초기 저감효과를 가져왔다. 이는 산화특성에 의해 유기 불순물이 제거되고 텍스쳐링을 위한 핵의 생성에 기인한다고 할 수 있다. 이후 공정에서 불산/질산 용액에 인산 및 초산과 같은 완충제를 첨가한 혼합용액을 제조하고, 적정 농도 조합과 그 처리시간의 최적화를 통해 개선된 텍스쳐링 효과를 얻을 수 있었으며 이 효과는 표면반사율 감소를 통해 확인할 수 있었다. 이렇게 제조된 실리콘 웨이퍼에 반사방지막 코팅 후 태양전지를 제작하여 그 변환효율을 측정한 결과 16.4%의 양호한 특성을 나타냈다. 이는 개선된 텍스쳐링 처리에 의해 저감된 표면특성에 의한 단락전류의 증가에 기인한 것으로 추정된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.179-179
• /
• 2011

관통전극(TSV, Trough Silicon Via) 기술은 전자부품의 소형화, 고성능화, 생산성 향상을 이룰 수 있는 기술이다. Cu는 현재 배선 기술에 적용되고 있고 전기적 저항이 낮아서 TSV filling 재료로 사용된다. 하지만 확산 방지막에 의해 완벽히 감싸지지 않는다면, Cu+은 빠르게 절연막을 통과하여 Si 웨이퍼로 확산된다. 이런 현상은 절연막의 누설과 소자의 오동작 등의 신뢰성 문제를 일으킬 수 있다. 현재 TSV의 제조와 열 및 기계적 응력에 관한 연구는 활발히 진행되고 있으나 Biased-Thermal Stress(BTS) 조건하의 Cu 확산에 관한 연구는 활발하지 않는 것이 실정이다. 이를 위해 본 연구에서는 TSV용 Cu 확산 방지막 Ti에 대해 Cu+의 drift 억제 특성을 조사하였다. 실험을 위해 Cu/확산 방지막/Thermal oxide/n-type Si의 평판 구조를 제작하였고 확산 방지막의 두께에 따른 영향을 조사하기 위해 Ti의 두께를 10 nm에서 100 nm까지 변화하였으며 기존 Cu 배선 공정에서 사용되는 확산 방지막 Ta와 비교하였다. 그리고 Cu+의 drift 측정을 위해 Biased-Thermal Stress 조건(Thermal stress: $275^{\circ}C$, Bias stress: +2MV/cm)에서 Capacitance 및 Timedependent dielectric breakdown(TDDB)를 측정하였다. 그 결과 Time-To Failure(TTF)를 이용하여 Cu+의 drift를 측정할 수 있었으며, 확산 방지막의 두께가 증가할수록 TTF가 증가하였고 물질에 따라 TTF가 변화하였다. 따라서 평판 구조를 이용한 본 실험의 Cu+의 drift 측정 방법은 향후 TSV 구조에서도 적용 가능한 방법으로 생각된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.311-311
• /
• 2014

III-N계 물질로 이루어진 GaN 기반의 광 반도체는 직접 천이형 넓은 밴드갭 구조를 갖고 있기 때문에 적외선부터 가시광선 및 자외선까지를 포함한 폭 넓은 발광파장 조절이 가능하여 조명 및 디스플레이 관련 차세대 광원으로 많은 관심을 받고 있다. 하지만, GaN기반의 발광 다이오드는 많은 연구기관들의 오랜 연구에도 불구하고 고출력을 내는데 있어 여전히 많은 문제들이 존재한다. 그 중, 주입전류 증가에 따른 효율감소 현상은 출력을 저해하는 대표적인 요소로 알려져 있는데, 이전의 연구 결과에서 알려진 효율감소 현상의 원인으로 결정결함에 의한 누설전류, Auger 재결합, 이송자 넘침 현상 그리고 p-n접합부의 온도 상승 등의 현상이 알려져 있다 [1-2]. 하지만 여전히 주입 전류 증가에 따른 효율 감소 현상의 원인에 대해 명확한 해답은 없으며 아직도 많은 논의가 이루어 지고 있다. 따라서, 본 연구에서는 GaN기반의 청색 및 녹색 LD와 LED소자를 이용하여 주입전류 밀도의 변화에 따른 자발 발광 영역에서의 효율감소 현상의 원인을 규명하고 한다. 유기금속화학증착법(MOCVD)를 이용하여 c면 사파이어 위에 서로 다른 발광파장을 가지는 InGaN/GaN 다중양자우물구조의 질화물계 LED와 LD 박막을 제작하였으며 성장 구조에 의한 특성으로 인해 발생하는 효율 저하 현상을 방지하고자 InGaN/GaN으로 이루어진 다중양자우물층의 조성만 제어하여 청색과 녹색으로 발광하도록 하였다. 청색 및 녹색 LD 웨이퍼들을 이용하여 주입전류 증가에 따른 발광특성을 조사하기 위해 LD와 LED는 표준 팹 공정에 의해 제작되었다. 전계 발광 측정을 위해 상온에서 직류 전류를 주입하여 GaN계 청색 및 녹색 LED와 LD에 각 5 mA/cm2에서 50 mA/cm2까지 전류밀도를 증가시킴에 따라 LD 및 LED칩 형태에 상관없이 청색 LD와 LED의 파장은 약 465nm에서 약 458nm로 감소하였고 녹색 LD와 LED의 파장은 약 521nm에서 약 511~513 nm까지 단파장화가 발생했다. 이는 동일한 웨이퍼에 동일한 전류 밀도를 주입하였기 때문에 발생하는 것으로 판단된다. 그러나, 청색 LED의 효율은 50 mA/cm2에서 약 70%정도로 감소하고 반면 녹색 LED의 경우 동일한 전류밀도 하에 약 52%정도로 감소하였지만, 청색과 녹색 LD의 경우 동일한 전류 밀도의 범위 내에서 더욱 낮은 효율저하 현상을 나타내었다. 또한, 접합 온도를 측정한 바 청색소자가 녹색 소자에 비하여 낮은 접합 온도를 나타낼 뿐아니라, 청색 및 녹색 LD의 경우 LED 보다 낮은 접합 온도를 나타내고 있었다. 이는 InGaN 활성층의 In 조성이 증가할수록 비발광 센터에 의한 접합온도 상승 뿐 아니라, LD ridge 구조에서 더 많은 열이 방출되어 접합 온도가 감소될 수 있는 것으로 판단된다. 우리는 동일한 웨이퍼에 LED와 LD를 제작하였고, 동일한 전류 주입밀도를 인가하였기 때문에 LD와 LED의 효율 감소 현상의 차이는 이송자 넘침 현상, 결정 결함, 오제 재결합 등이 원인보다 활성층의 접합 온도 상승이 가장 큰 영향이 될 수 있을 것으로 판단된다.

• 한국광학회지
• /
• 제7권3호
• /
• pp.287-294
• /
• 1996

MOCVD(metal-organic chemical vapour deposition)방법으로 성장시킨 이중 이종접합구조 GaAs/AlGaAs 웨이퍼를 이용하여 광위상변조기를 제작하였다. 제작과정에서 도파로와 절연층의 형성시 동일 포토레지스트 패턴을 이용하는 자기종렬공정을 개발하여 그 효용성을 입증하였다. Fabry-Perot 간섭법을 이용하여 변조기의 위상변조효율을 측정하였으며 1.31.mu.m파장에서 TE 편광의 경우 22.5.deg./Vmm의 위상변조특성을 얻었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 C
• /
• pp.1905-1907
• /
• 2001

본 논문에서는 다공질 실리콘에 대한 에탄올과 메탄을 가스 감지 특성을 측정하고 전기 전도도의 변화를 고찰하였다. 우선 HF와 에탄올의 혼합 용액내에서 n-type의 웨이퍼에 일정 전압을 인가하여 다공질 실리콘을 형성한다. 다공질 실리콘은 수직한 방향으로 $55{\sim}60{\mu}m$ 두께로 균일하게 형성되었다. 다공질 실리콘을 이용하여 소자를 제작하고 에탄올과 메탄올 가스를 주입하여 전류-전압 특성을 측정하였다. 기존의 다공질 실리콘 에탄올 센서와는 달리 turn-on 시 센서에 흐르는 전류가 빠른 시간내에 일정한 값으로 도달하였고 turn-off시에도 같은 결과를 보였다. 다공질 실리콘 표면에 흡착된 에탄올과 메탄올 가스는 전류의 흐름을 방해하는 surface charge를 스크린하여 전기 전도도를 증가시킨다. 또한 흡착된 가스가 dangling bonds를 passivation하여 전류를 증가시키는 것으로 생각된다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.431-432
• /
• 2008

HIT Solar Cell은 단결정 실리콘 웨이퍼가 초박막 amorphos 실리콘 층으로 싸여있는 구조이다. HIT Solar Cell에서 amorphos 실리콘의 두께와 도핑 농도는 태양전지의 효율을 결정하는 매우 중요한 요인이다. 본 논문에서는 높은 효율을 갖는 태양전지 설계를 위해 AFORS HET 프로그램을 이용하여 TCO_a-Si:H(p)_a-Si:H(i)_c-Si(n)_Al 구조를 설계했다. 후에 a-Si:H(p)의 두께와 a-Si:H(i) 의 두께를 가변하며 효율을 측정하였고, p-i-n 구조에서 n+ 층을 추가함에 따라 변하는 효율을 측정하였다. 최적화 한 결과 $V_{oc}$ = 693mV, $J_{sc}$ = 3891mA/$cm^{-2}$, FF = 8363%, $E_{ff}$ = 22.55% 의 고효율을 얻었다.

• 대한전자공학회논문지
• /
• 제18권1호
• /
• pp.7-19
• /
• 1981

실리콘 양극산화방법으로 실리콘에서의 불순물 분포를 측정하였다. 전해액으로 Ethylene Glycol-KNO3(0.04N)을 사용하였고, 200V의 전압을 가했을 때 한번의 양극산화에 의하여 삭감되는 실리콘 두께는 웨이퍼 타이프에 관계없이 460±40A이다. Predeposition후의 보론과 아세닉의 분포를 구하였고 이 분포에 의하여 불순물 농도에 따른 확산계수를 계산하였다. 또한 npn트란지스터 구조에서 아세닉 에미터와 브론 베이스간의 상호작용에 의한 베이스 pull-in 현상을 관찰하였다.

• ETRI Journal
• /
• 제11권4호
• /
• pp.50-56
• /
• 1989

초고집적 반도체 제조에 널리 쓰이고 있는 티타늄 실리사이드 박막의 형성 조건에 따른 특성을 분석하였다. 실리콘 웨이퍼 위에 티타늄 박막을 스퍼터링 방식으로 증착하고, 급속 열처리(RTA) 방식으로 실리사이드화 온도 및 시간을 변화시켰다. 박막의 깊이에 따른 조성변화를 측정하기 위하여 AES 및 RBS 분석을, 결정구조의 분석을 위하여 XRD를, 전기적 특성을 평가하기 위하여 4-point probe로 면저항($R_s$)을측정하였다. 열처러 온도가 $500^{\circ}C$에서 부터 티타늄과 실리콘의 혼합이 일어나기 시작하여, $600~700^{\circ}C$에서는 거의 대부분의 티타늄이 2배 정도의 실리콘과 $Tisi_2$ 형성에 필요한 조성을 이루었으나, 반도체 공정에서 목표로 하는 전기전도성을 가지는 C54 $Tisi_2$ 결정구조를 형성하기 위해서는 $700^{\circ}C$이상에서 30초 이상의 열처리 조건이 필요하였다. 특히 열처리전에 이입되기 쉬운 산소 및 질소 등이 티타늄과 실리콘의 혼합과 실리사이드 결정화에 중요한 영향을 미치며, 이를 방지하기 위하여 티타늄 표면을 비정질 실리콘으로 덮은 경우에 C54 $Tisi_2$의 형성이 쉽게 이루어지는 효과가 관찰되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.250-250
• /
• 2010

Flexible display의 발전에 따라 점차 고온 공정에서 plastic 기판에 영향을 주지 않는 저온 공정으로 변화해 가고 있다. 이러한 발전에 따라 공정온도에 따른 SiNx의 특성 분석을 위해 우선 150C~300C에서 SiNx의 박막을 증착하였다. gas ratio (SiH4:NH3=4:60)와 Power (50W), 공정시간(25min)을 고정하고 온도만을 가변하여 박막의 특성을 분석하였다. 이후에 150C로 온도를 고정 후 gas ratio를 가변하고 Power (40W)와 온도(150C)는 고정 후 실험을 진행하여, 150C에서 최적화된 gas ratio를 알아내도록 하였다. 위의 실험은 p-type 실리콘 웨이퍼 위에 SiNx 박막 증착 후 굴절률과 증착률을 측정하였고, Al 전극을 증착하여 MIS구조를 구현하여, gate voltage에 따른 capacitance를 측정하였다. 이번 논문에서는 SiNx의 Substrate temperature와 gas ratio의 변화에 따른 다양한 특성을 확인하고 이를 체계적으로 분석하였다.