• Korean Chemical Engineering Research
• /
• 제46권2호
• /
• pp.389-396
• /
• 2008

벤조시클로부텐(benzocyclobutene; BCB)과 플라즈마 화학기상증착(PECVD)된 산화규소막이 코팅된 웨이퍼들 사이의 계면에서, 고온 열순환 공정에 의한 잔류응력 및 본딩 결합력의 효과를 4점 굽힙시험법과 웨이퍼 곡률 측정법에 의해 평가하였다. 이를 위해 웨이퍼들은 사전에 확립된 표준 본딩공정에 의거하여 본딩하였으며 이들 웨이퍼에 대한 열순환 공정은 상온으로부터 최대 순환온도 사이에서 수행하였다. 최대 온도 350 및 $400^{\circ}C$에서 수행한 열순환 공정에서, 본딩 결합력은 첫번째 순환공정 동안 크게 증가하는 데, 이는 순환공정 시 발생하는 산화규소막의 축합 반응에 의한 잔류응력 감소 때문인 것으로 분석되었다. 이러한 산화규소막의 잔류응력이 감소함에 따라 BCB와 산화규소막으로 구성된 다층막의 잔류응력에 의해 변형되는 에너지는 상승하였고 따라서 BCB와 산화규소막 사이 다층막의 의 본딩 결합력은 증가하였다.

• 마이크로전자및패키징학회지
• /
• 제16권4호
• /
• pp.1-4
• /
• 2009

본 연구에서는 실리콘 웨이퍼에 2중 다이싱 공정의 적용이 리드-온-칩 패키지로 조립되는 반도체 디바이스의 T.C. ($-65^{\circ}C$에서 $150^{\circ}C$까지의 온도변화에 지배되는 신뢰성 실험) 신뢰성에 어떠한 영향을 미치는 지를 보여준다. 기존 싱글 다이싱 공정은 웨이퍼에서 분리된 디바이스의 테두리 부위가 다이싱으로 인해 기계적으로 손상되는 결과를 보였으나, 2중 다이싱 공정은 분리된 디바이스의 테두리 부위가 거의 손상되지 않고 보존되는 것을 확인할 수 있었다. 이는 2중 다이싱의 경우 다이싱 동안 웨이퍼의 전면에 도입된 노치부위가 선택적으로 파손되면서 분리된 디바이스의 테두리 부위를 보호하기 때문으로 해석된다. 온도변화 실험을 통해 2중 다이싱 공정의 도입이 단일 다이싱 공정에 비해 T.C. 신뢰성에서도 대단히 좋은 결과를 보인다는 것을 확인할 수 있었다.

• 한국가시화정보학회지
• /
• 제13권3호
• /
• pp.24-28
• /
• 2015

The temperature of the wafer batch in the furnace was calculated and its visualized temperature field was analyzed. The main heat transfer mechanisms from the heater wall to the wafers were radiation and conduction, and the finite difference method was used to analyze the complex heat transfer including those two mechanisms. The visualized temperature field shows that the direction of the heat flux in the wafer batch varies during the heating process, and the heat in the wafer batch diffuses faster by conduction within the wafer than by radiation between the wafers, in the condition of the constant temperature at the heater wall and cap.

• 한국진공학회지
• /
• 제13권1호
• /
• pp.1-8
• /
• 2004

양성자 주입과 웨이퍼접합기술을 접목한 ion-cut기술로서 SOI 웨이퍼를 제조하는 기술을 개발하고자 하였다. TRIM 전산모사결과 표준 SOI 웨이퍼 (200 nm SOI, 400 nm BOX) 제조를 위해서는 65 keV의 양성자주입이 요구됨을 알 수 있었다. 웨이퍼분리를 위한 최적 공정조건을 얻기 위해 조사선량과 열처리조건(온도 및 시간)에 따른 표면변화를 조사하였다. 실험결과 유효선량범위는 6∼$9\times10^{16}$ $H^{+}/\textrm{cm}^2$이며, 최적 아닐링조건은 $550^{\circ}C$에서 30분 정도로 나타났다. 주입된 수소의 깊이분포는 ERD(Elastic Recoil Detection)와 SIMS(Secondary Ion Mass Spectrometry)측정에 의해 실험적으로 확인되었다. 아울러 상해층의 미세구조 형성기구를 X-TEM측정을 통해 조사하였다.

• 한국산학기술학회논문지
• /
• 제3권2호
• /
• pp.74-79
• /
• 2002

80년대 반도체 산업의 급격한 성장으로 오늘날 반도체 산업은 반도체소자의 초고집접화, 웨이퍼의 대구경화로 발전이 거듭났으며, 소자의 성능과 생산 수율의 향상을 위하여 실리콘 웨이퍼의 세정하는 기술 및 연구를 계속 진행하고 있다. 기존의 반도체 세정은 과다한 화학약품의 사용으로 비 환경친화적이며, 이에 본 연구에서는 기존의 세정방법을 대체하기 위한 방법으로 환경친화적인 전리수를 이용한 반도체 세정법을 하였다. 이때 실리콘 웨이퍼 표면의 원자적 상태의 변화가 발생하여 다양한 방법으로 확인할 수 있다. 본 연구에 서는 이러한 분석을 하기 위하여 기존세정의 화학약품과 전리수로 세정한 웨이퍼의 표면을 비교하였으며, 또한 온도 및 시간별 표면상태변화를 분석하였다. 특히 접촉각 변하에 중점을 두어 변화를 관찰하였으며, 음극수의 경우 17.28°, 양극수의 경우 34.1°의 낮은 접촉각을 얻을 수 있었다.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2004년도 춘계학술대회 발표 논문집
• /
• pp.147-153
• /
• 2004

본 연구에서는 MOCVD 반응기의 온도분포가 필름 성장률에 미치는 영향에 대해 분석하였다. 온도해석에는 반응기 벽면의 전도열전달과 기체의 대류열전달이 포함되었다. 또 서셉터와 실험에 사용된 그래파이트 평판 사이의 웨이퍼 미세 간극을 해석에 포함하여 반응기 내부의 온도를 예측하였다. 정밀한 온도해석을 통해 얻은 반응기의 온도 분포를 이용하여 GaAs와 InP의 필름성장률을 해석하였으며 그 결과 미세 틈새가 GaAs의 필름 성장률에 영향을 미치는 것을 확인하였다.

• 실천공학교육논문지
• /
• 제10권2호
• /
• pp.125-129
• /
• 2018

이 논문은 LTP 퍼니스의 최적화 된 내부 유동과 온도의 균일성에 대한 수치 해석에 관한 것이다. 반도체 제조 공정에서 실리콘 웨이퍼를 어닐링하기 위한 기능을 수행한다. 특히 챔버 내부의 최고 온도를 약 $400^{\circ}C$의 고온으로 유지하여 웨이퍼를 보강한다. 공정이 고온에서 완료되면 열 교환기를 통해 온도를 낮추고 이를 수행하기 위한 작업이 반복된다. 이 논문에서 최종적인 목표는 LTPS 퍼니스의 유동 해석을 통해 챔버의 단열 공급과 배기 구조의 최적 설계를 도출하는 것과 교육과정 개발을 위한 사례 발굴에 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.334.1-334.1
• /
• 2016

다른 재료에 비해 에너지 변환 효율의 관점에서 높은 경쟁력을 가진 결정질 실리콘은 지난 수십 년 동안 그 특성이 태양전지 분야에 널리 이용되어 왔다. 하지만 결정질 실리콘 웨이퍼는 일반적으로 제조 단계에서 많은 양의 에너지를 소비하고 절단 단계에서 절단 손실(Kerf-loss)이 발생된다. Epoxy Resin을 이용한 Kerf-less Wafering은 초박형 실리콘 웨이퍼 제조 기술 중 하나로, 비교적 간단한 장비와 공정을 통하여 절단 손실 없이 $50{\mu}m$이하의 초박형 실리콘 웨이퍼를 얻을 수 있는 기술이다. 실리콘과 Epoxy Resin 간의 열팽창 계수 차이를 이용하여 초박형 실리콘을 박리 시키는 기술로, 실리콘 기판 위에 Epoxy Resin으로 stress inducing layer를 올려 공정을 진행한다. stress inducing layer를 경화시키는 열처리가 끝나고 급냉되는 과정에서 stress inducing layer에 의해 실리콘 기판에 큰 응력이 가해지게 되고 실리콘 기판에 crack이 발생된다. 공정이 계속 됨에 따라 발생된 crack은 실리콘 표면과 평행한 방향으로 전파 되고 초박형 실리콘 layer가 실리콘 기판에서 박리 된다. 본 실험에서 중요한 공정 변수로는 stress inducing layer의 구성성분 및 두께, 열처리 온도 및 시간, cooling rate 등이 있다. 이러한 공정 변수들을 조절 하여 Epoxy Resin을 이용하여 $100{\mu}m$ 이하의 박리된 wafer를 얻을 수 있었다. 박리된 wafer의 단면과 두께를 Scanning Electron Microscopy(SEM)을 통해 관찰 하였고, 이를 통해 초박형 실리콘 박리 공정에 대한 연구를 진행하였다.

• 전자공학회논문지S
• /
• 제35S권6호
• /
• pp.55-65
• /
• 1998

산업현장에서는 반도체 공정의 산화막(oxidation)과 소둔(annealing) 공정에서 생산성을 향상시키기 위해 기존의 확산로(furnace)보다 RTP(rapid thermal processing) 시스템을 많이 사용하고 있다. 이러한 RTP 시스템의 주요 제어대상은 정확한 웨이퍼(wafer)의 온도조절과 웨이퍼 내의 균일성이다. 본 논문에서는 RTP 시스템의 온도변화와 같은 외란에 대한 견실안정성 문제를 해결하기 위해 하중 혼합감도함수를 이용하여 $H^{\infty}$ 제어기를 설계하고, 온도추적 및 웨이퍼 내의 균일성 등의 견실성능 개선은 루프쉐이핑 방법을 이용한다. 온도에 따른 선형화된 모델은 차수문제로 인하여 실 시스템 구현시 제약조건이 있으므로 한켈(Hankel), 자승근 균형(square-root balanced) 및 슈어 균형(Schur balanced) 방법을 사용하여 모델 차수축소를 하여 제어기를 설계한다. 원래의 모델과 축소된 모델에 대해 성능을 비교하고 시뮬레이션을 통하여 설계한 제어기의 견실안정성과 성능을 확인한다.

• 청정기술
• /
• 제15권2호
• /
• pp.69-74
• /
• 2009

초임계이산화탄소와 공용매의 혼합물을 사용하여 반도체 웨이퍼 기판으로부터 고농도이온주입 포토레지스트(HDIPR)를 제거하였다. 또한 고압 셀 내부에 초음파 장치를 부착하여 웨이퍼 표면에 물리적 힘을 제공함으로서 세정용액의 HDIPR에 대한 스트리핑 성능을 현저히 향상시키고, 제거 시간을 단축시켰다. 공용매의 종류 및 농도, 공정 온도, 압력 변화에 따른 HDIPR 스트리핑 특성을 조사하였으며, 웨이퍼 표면의 제거 전후의 상태 및 성분을 scanning electron microscopy 과 energy dispersive X-ray spectrometer를 이용하여 분석하였다. 10 w/w% 함량의 아세톤 공용매를 이용하여 공정압력 27.6 MPa과 온도 343 K 의 조건에서 3분의 초음파 처리시간을 거쳐 HDIPR을 완전히 제거할 수 있었다.