• Proceedings of the Materials Research Society of Korea Conference
• /
• 2009.05a
• /
• pp.27.1-27.1
• /
• 2009

Chalcopyrite구조의CIS 화합물은 직접천이형 반도체로서 높은 광흡수 계수 ($1\times10^5\;cm^{-1}$)와 밴드갭 조절의 용이성 및 열적 안정성 등으로 인해 고효율 박막 태양전지용 광흡수층 재료로 많은 관심을 끌고 있다. CIS 계 물질에 속하는 $Cu(InGa)Se_2$ (CIGS) 태양전지의 경우 박막 태양전지 중 세계 최고 효율인 20%를 달성한 바 있으며, 이는 기존 다결정 웨이퍼형 실리콘 태양전지의 효율에 근접하는 수치이다. 그러나 이러한 우수한 효율에도 불구하고 박막 증착시 동시증발장치 혹은 스퍼터링장치와 같은 고가 진공장비를 사용하게 되면 공정단가가 높을 뿐만 아니라 사용되는 재료의 20-50%의 손실을 감수해야만 한다. 또한 대면적 Cell제작에 어려움이 있기 때문에 기술개발 이후의 상용화 단계를 고려할 때 광흡수층 박막 제조 공정단가를 획기적으로 낮출 수 있고 대면적화가 용이한 신 공정 개발이 필수적이다. 이러한 관점에서 비진공 코팅방법에 의한 CIS 광흡수층 제조 기술은 CIS 태양전지의 저가화 및 대면적화를 가능케 하는 차세대 기술로 인식되고 있고 최근 급속한 발전을 이루고 있는 미세 입자 합성, 제어 및 응용 기술에 부합하여 많은 세계 연구기관 및 기업체에서 활발히 연구를 진행하고 있다. 비진공 방식에 의한 CIS 광흡수층 제조 기술은 전구체 물질의 형태에 따라 크게 입자형 전구체를 사용하는 방법과 용액 전구체를 사용하는 방법으로 나눌 수 있다. 본 연구에서는 용액 전구체를 paste 공정으로 실험하였다. 이는 용액전구체 물질 제조가 입자형 전구체 제조에 비해 매우 간단하고, 전구체 물질 내 구성원소의 원자비를 쉽게 조절할 수 있다는 장점 및 사용효율이 높아 소량의 source로도 박막 제작이 가능해 공정 단가 절감에 큰 효과가 기대되기 때문이다. 실험에 사용 된 용액전구체는 $Cu(NO_3)$ 및 $InCl_3$, $Ga(NO_3)$를 Cu, In, Ga 출발 물질로 선정하여 이를 메탄올에 완전히 용해시켜 binder인 셀룰로오즈와 메탄올을 섞은 용액과 혼합하여 전구체 슬러리를 형성하였다. 이 슬러리를 paste공정으로 precursor막을 입히고 저온 건조 후 Se 분위기에서 열처리하여 CIGS박막을 얻을 수 있었다. 박막의 특성을 XRD, SEM, AES, TGA등으로 분석하였다.

• Journal of the Korean Society for Precision Engineering
• /
• v.29 no.3
• /
• pp.289-294
• /
• 2012

There are several indicators to represent characteristics of chemical mechanical planarization (CMP) such as material removal rate (MRR), surface quality and removal uniformity on a wafer surface. Especially, the removal uniformity on the wafer edge is one of the most important issues since it gives a significant impact on the yield of chip production on a wafer. Non-uniform removal rate at the wafer edge (edge effect) is mainly induced by a non-uniform pressure from nonuniform pad curvature during CMP process, resulting in edge exclusion which means the region that cannot be made to a chip. For this reason, authors tried to minimize the edge exclusion by using an edge profile control (EPC) ring. The EPC ring is equipped on the polishing head with the wafer to protect a wafer from the edge effect. Experimental results showed that the EPC ring could dramatically minimize the edge exclusion of the wafer. This study shows a possibility to improve the yield of chip production without special design changes of the CMP equipment.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.252-252
• /
• 2010

적외선 센서는 빛의 유무에 관계없이 주 야간 전방의 물체에서 발산하는 미약한 적외선(열선)을 감지하여 영상으로 재현하는 열상시스템은 자동차 야간 운전자 보조용 나이트 비젼, 핵심 시설의 감시 관리, 군수 등의 분야에 적용되어지고 있는 최첨단, 고부가가치를 지니고 있는 기술이다. 양자형은 센서 특성은 좋으나 냉각기(작동온도: $-196^{\circ}C$) 및 고진공 패키지인 dewar를 사용하는 반면에, 열형은 대부분 상온에서 동작되는 온도안정화를 위한 전자냉각모듈만을 구비하면 되므로 저가형으로 제작이 가능한 비냉각형 적외선 센서이다. 본 연구에서는 적외선 센서용 진공패키지 조립공정 및 패키지된 센서의 측정기술을 개발하였다. 금속 메탈패키지를 제작하였으며, 금속 진공패키지는 소자냉각용 TE Cooler와 장수명 진공유지를 위한 getter, 그리고 센서칩, 온도센서를. 장착하여 칩을 조립하였다. Cap ass'y와 base envelop의 솔더링 공정을 수행하였으며, 진공패키지의 진공유지를 위해 TMP를 이용하여 진공을 유지하고, 약 5일동안 패키지 bake-out을 수행하였다. 진공압력은 $10^{-7}\;torr$ 이하를 유지하였으며, getter를 활성화시키고, pinch-off 공정으로 조립 ass'y를 완성하였다. 진공 패키지의 기밀성은 He leak tester를 이용하여 측정하였으며, ${\sim}10^{-9}\;std.cm^3/sec$로 기밀성을 유지하였다. TE cooler를 작동한 온도안정성은 0.05 K 이하였다. 볼로미터 센서의 반응도는 $10^2\;V/W$ 이상을 나타내었으며, 탐지도는 $2{\times}10^8cm-Hz^{1/2}/W$를 나타내었다. 본 연구를 통하여 얻어진 결과는 향후 2차원 열영상용 어레이 검출기 및 웨이퍼수준의 패키징 공정에 유용하게 응용될 것으로 판단된다.

• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.28 no.4
• /
• pp.152-158
• /
• 2018

PVT (Physical Vapor Transport) method has advantages in producing high quality, large scale wafers where many researches are being carried out to commercialize nitride semiconductors. However, complex process variables cause various defects when it had non-equilibrium growth conditions. Annealing process after crystal growth has been widely used to enhance the crystallinity. It is important to set appropriate temperature, pressure, and annealing time to improve crystallinity effectively. In this study, the effect of the annealing conditions on the crystalline structure variation of the AlN single crystal grown by PVT method was investigated with synchrotron whitebeam X-ray topography, electron backscattered diffraction (EBSD), and Rietveld refinement. X-ray topography analysis showed secondary phases, sub-grains, impurities including carbon inclusion in the single crystal before annealing. EBSD analyses identified that sub-grains with slightly tilted basal plane appeared and the overall number of grains increased after the annealing process. Rietveld refinement showed that the stress caused by the temperature gradient during the annealing process between top and bottom in the hot zone not only causes distortion of grains but also changes the lattice constant.

• Journal of Sensor Science and Technology
• /
• v.1 no.2
• /
• pp.173-181
• /
• 1992

Tantalum pentoxide($Ta_{2}O_{5}$) thin films on p-type (100) silicon wafer were fabricated by RF reactive sputtering. Physical properties and structure of the specimens were examined by XRD and AES. From the C-V analysis, the dielectric constant of $Ta_{2}O_{5}$ films was in the range of 10-12 in the reactive gas atmosphere in which 10% of oxygen gas is mixed. The ratio of Ta : 0 was 1 : 2 and 1 : 2.49 by AES and RBS examination, respectively. The heat-treatment at $700^{\circ}C$ in $O_{2}$ ambient led to induce crystallization. When the heat-treatment temperature was $1000^{\circ}C$, the dielectric constant was 20.5 in $O_{2}$ ambient and 23 in $N_{2}$ ambient, respectively. The crystal structure of $Ta_{2}O_{5}$ film was pseudo hexagonal of ${\delta}-Ta_{2}O_{5}$. The flat band voltage shift(${\Delta}V_{FB}$) of the specimens and the leakage current density were decreased for higher oxygen mixing ratio. The maximum breakdown field was 2.4MV/cm at the oxygen mixing ratio of 10%. The $Ta_{2}O_{5}$ films will be applicable to hydrogen ion sensitive film and gate oxide material for memory device.

• Korean Journal of Materials Research
• /
• v.5 no.2
• /
• pp.239-245
• /
• 1995

Mn-Zn ferrite thin films were deposited on $SiO_2(1000 \AA)/Si(100)$ by ion beam sputtering using a single ion source. A mosaic target consisting of a single crystal(ll0) Mn-Zn ferrite with a Fe metal strip on it was used. As-deposited films without oxygen gas flow have a wiistite structure due to oxygen deficiencies, which originated from the extra metal atoms sputtered from the metal strips during deposition. The as-deposited films with oxygen gas flow, however, have a spinel structure with (111) preferred orientation. The crystallization of thin films was maximized at the ion beam extraction voltage of 2.lkV, at which the deposited films are bombarded appropriately by the energetic secondary ions reflected from the target. As the extraction voltage increased or decreased from the optimum value, the crystallinity of thin films becomes poor owing to a weak and severe bombardment of the secondary ions, respectively. Crystallization due to the bombardment of the secondary ions was also maximized at the beam incidence angle of $55^{\circ}$. The as-deposited ferrite thin films with a spinel structure showed ferrimagnetism and had an in-plane magnetization easy axis.

• Journal of the Microelectronics and Packaging Society
• /
• v.17 no.3
• /
• pp.79-84
• /
• 2010

Formation of TSV (Through-Si-Via) with an Au seed layer and Cu filling to the via, simplification of bumping process for three dimensional stacking of Si dice were investigated. In order to produce the via holes, the Si wafer was etched by a DRIE (Deep Reactive Ion Etching) process using $SF_6$ and $C_4F_8$ plasmas alternately. The vias were 40 ${\mu}m$ in diameter, 80 ${\mu}m$ in depth, and were produced by etching for 1.92 ks. On the via side wall, a dielectric layer of $SiO_2$ was formed by thermal oxidation, and an adhesion layer of Ti, and a seed layer of Au were applied by sputtering. Electroplating with pulsed DC was applied to fill the via holes with Cu. The plating condition was at a forward pulse current density of 1000 mA/$dm^2$ for 5 s and a reverse pulse current density of 190 mA/$dm^2$ for 25 s. By using these parameters, sound Cu filling was obtained in the vias with a total plating time of 57.6 ks. Sn bumping was performed on the Cu plugs without lithography process. The bumps were produced on the Si die successfully by the simplified process without serious defect.

• Korean Journal of Optics and Photonics
• /
• v.24 no.4
• /
• pp.184-188
• /
• 2013

Two types of polymer-based optical splitters with $200{\mu}m$ large core are presented for optical multimode networks, such as smart home networks, intelligent automotive networks, etc. Optical splitters that have 1:1 symmetric and 9:1 asymmetric structure were fabricated by a ultra violet(UV)-imprint technology using a deep etched Si(silicon) master by the Bosch process. In this paper, we successfully fabricated the symmetric and asymmetric optical splitters with suitable optical network applications.

• Journal of the Korean Vacuum Society
• /
• v.17 no.6
• /
• pp.560-565
• /
• 2008

$(Pb_{0.98}La_{0.08})(Zr_{0.65}Ti_{0.35})O_3$ (PLZT) thin films with $TiO_2$ buffer layers were deposited on Pt/Ti/$SiO_2$/Si substrates by an R.F. magnetron sputtering method in order to improve the ferroelectric characteristics of the films. And the ferroelectric properties and crystallinities of the PLZT thin films were investigated in terms of the effects of the post annealing temperatures of $TiO_2$ buffer layers between a platinum bottom electrode and PLZT thin film. The ferroelectric properties of the PLZT thin films improved as increasing of the post annealing temperatures of $TiO_2$ layers, thereby reaching their maximum at $600^{\circ}C$.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.73-73
• /
• 2000

안티퓨즈 소자는 프로그램 가능한 절연층의 상하 각각에 금속층이나 다결정 실리콘 등의 전도 가능한 전극으로 구성된다. 프로그램은 상하 전극간에 임계전압을 가했을 때 일어나게 되며 이때 절연층이 파괴되므로 비가역적이어서 재사용은 불가능하게 된다. 안티퓨즈 소자는 이러한 프로그램 특성으로 인하여 메모리 소자를 이용한 스위치 보다 속도나 집적도 면에서 우수하다. FPGAsdp 사용되는 안티퓨즈 소자는 집적도의 향상과 적정 절열파괴전압 구현을 위해 절연막의 두께를 감소시키는 것이 바람직하다. 그러나 두께나 감소될 경우 바닥전극의 hillock에 큰 영향을 받게 되며, 그로 인해 절연막의 두께를 감소시키는 것는 한계가 있는 것으로 보고되어 있다. 본 논문에서는 낮은 구동 전압에서 동작하고 안정된 on/pff 상태를 갖는 Al/TiO2-SiO2/Mo 형태의 안티퓨즈 소자를 제안하였다. 만들어진 antifuse cell은 0.6cm2 크기로 약 300개의 샘플을 제작하여 측정하였다. 비저항이 6-9 $\Omega$-cm인 P형의 실리콘 웨이퍼에 RF 마그네트론 스퍼터링(RF magnetron sputtering) 방법으로 하부전극인 Mo를 3000 증착하였다. SiO2는 안티퓨즈에서 완충막의 역할을 하며 구조적으로 antifuse cell을 완전히 감싸고 있는 형태로 제작되었다. 완충막 구조를 만들기 dln해 일반적인 포토리소그라피(Photo-lithography)작업을 거처 형성하였다. 형성된 hole의 크기는 5$mu extrm{m}$$\times$5$\mu\textrm{m}$ 이었다. 완충막이 형성된 기판위에 안티퓨즈 절연체인 SiO2를 PECVD 방식으로 100 증착하였다. 그 후 이중 절연막을 형성시키기 위해 LPCVD를 이용하여 TiO2를 150 증착시켰다. 상부 전극은 thermal evaporation 방식으로 Al을 250nm 증착하여Tejk. 하부전극으로 사용된 Mo 금속은 표면상태가 부드럽고 녹는점이 높은 매우 안정된 금속으로, 표면위에 제조된 SiO2의 특성을 매우 안정되게 유지시켰다. 제안된 안티푸즈는 이중절연막을 증착함으로서 전체적인 절연막의 두께를 증가시켜 바닥전극의 hillock의 영향을 적게 받아 안정성을 유지할 수 있도록 하였다. 또한, 두 절연막 사이의 계면 반응에 의해 SiO2 막을 약화시켜 절연막의 두께가 두꺼워졌음에도 기존의 SiO2 절연막의 절연 파괴 전압 및 누설 전류오 비교되는 특성을 가졌다. 이중막을 구성하고 있는 안티퓨즈의 ON-저항이 단일막과 비교해 비슷한 것을 볼 수 잇는데, 그 이유는 TiO2에 포함된 Ti가 필라멘트에 포함되어 있어 필라멘트의 저항을 감소시켰기 때문으로 사료된다. 결국 이중막을 구성시 ON-저항 증가에 의한 속도 저하 요인은 없다고 할 수 있다. 5V의 절연파괴 시간을 측정한느 TDDB 테스트 결과 1.1$\times$103 year로 기대수치인 수십 년보다 높아 제안된 안티퓨즈의 신뢰성을 확보 할 수 있었다. 제안된 안티퓨즈의 이중 절연막의 두께는 250 이고 프로그래밍 전압은 9.0V이고, 약 65$\Omega$의 on 저항을 얻을수 있었다.