• 전자공학회논문지
• /
• 제54권7호
• /
• pp.36-46
• /
• 2017

오류 정정부호의 일종인 터보 코드는 우수한 BER 성능을 얻기 위하여 동일한 복호 과정을 반복 수행해야 하므로 긴 복호시간을 필요로 한다. 따라서 복호시간을 줄이기 위하여 병렬처리를 이용할 수 있는데, 이 경우, 추가 버퍼를 필요로 하는 메모리 경합이 있을 수 있다. QPP 인터리버는 이러한 메모리 경합을 피하기 위하여 제안되었으나, double flow 복호 기법과 함께 사용하여 복호기를 구성할 경우 여전히 메모리 경합이 발생할 가능성이 있다. 본 논문에서는 double-flow 기법을 이용한 복호에서 메모리 충돌을 피할 수 있는 even-odd cross mapping 기법을 제안한다. 이 방법은 QPP 인터리버의 주소 생성 특성을 사용하며, 복호 모듈과 LLR 메모리 블록 간의 인터리빙 회로 구현에 사용될 수 있다. Double flow 기법과 제안한 방법을 적용하여 복호기를 구현하고, 이를 기존의 MDF 기법에 의한 구현과 비교하였을 때, 전체 면적은 약 8% 증가하지만, 복호시간을 최대 약 32% 줄일 수 있다.

• 한국정보통신학회논문지
• /
• 제9권3호
• /
• pp.633-637
• /
• 2005

본 연구에서 제안한 유한체 나눗셈기는 기존에 존재하는 알고리즘을 개선하여 병렬 처리가 가능하도록 개선하였고, 이를 위하여 n bit look-up table 참조 방식을 도입하여 division당 2m/n cycle의 연산 처리량을 가질 때, n의 증가에 따른 회로 면적의 증가, 동작 주파수의 감소가 적어지게 된다. 이에 따라, 높은 연산 처리량과 적은 회로 면적이라는 두 가지 목표를 모두 달성할 수 있는 나눗셈기의 구현이 가능해졌다. 이를 바탕으로, Reed-Solomon Code와 ECC (Elliptic Curve Cryptography) 암호화 알고리즘 등, 통신의 오류 정정 부호 분야와 암호화 분야에서 자주 응용되는 Galois Field에서의 나눗셈 연산을 수행하는 $GF(2^m)$ 나눗셈기를 VHDL을 이용하여 설계하고 FPGA에 구현하여 기능을 검증하였다. 제안된 나눗셈기는 m=4, n=2의 경우에 대해 설계, 검증을 수행하였다. 회로의 구현은 Altera의 10만 게이트 급 FPGA EP20K30ETC144-1 Chip을 이용하여 77Mhz의 최대 동작 주파수상에서의 동작을 검증하였다.

• 대한전자공학회논문지SD
• /
• 제38권1호
• /
• pp.69-78
• /
• 2001

본 논문은 휴대용 고속 페이징 시스템을 위한 FLEXTM 프로토콜 신호 처리기의 설계 및 FPGA 구현에 관한 것이다. 본 논문에서는 A/D 변환기의 입력 단에서 수신된 interleaved 4-level 비트 심볼 데이터의 동기를 위한 심볼 동기 알고리듬과 (31,21)BCH 부호에 대해 실시간 2중 오류정정이 가능한 개선된 복호 알고리듬을 제안한다. 설계된 프로토콜 신호처리기는 6개의 기능 모듈로 구성되어 있으며, 각 모듈은 VHDL(VHSIC Hardware Description Language)로 모델링을 행하였다. 제안된 프로토콜 신호기는 Axil-320 워크스테이션 상에서 Synopsys/sup TM/툴을 이용하여 기능 시뮬레이션 및 논리합성(Altera 10K 라이브러리 이용)을 수행하였다. 논리합성 결과 전체 셀의 수는 약 2,631이었다 또한, 설계된 FPGA 칩의 설계검증을 위하여 Altera MAX+ PLUS Ⅱ 상에서 타이밍 시뮬레이션을 수행하였다. PCB 상에서 testbed를 구축한 후, Logic Analyzer를 이용하여 제작된 FPGA 칩의 동작상태를 확인하였고, 실험을 통하여 제작된 칩이 정확히 동작함을 확인하였다.

• 정보보호학회논문지
• /
• 제30권5호
• /
• pp.781-793
• /
• 2020

본 논문에서는 RLWE 기반 암호 알고리즘인 NewHope에 Error Correcting Code(ECC)를 적용한 RLWE 기반의 암호 알고리즘 μ-Hope를 제안한다. 기존의 NewHope는 소수로 12289를 사용하여, 공개키, 개인키, 암호문 사이즈가 각각 928-byte, 1888-byte, 1120-byte로 다른 RLWE 기반 알고리즘에 비하여 그 사이즈가 크다고 할 수 있다. 본 논문에서는 공개키, 개인키, 암호문 크기를 줄이기 위하여 소수 12289를 769로 변경한 μ-Hope를 제안하며 소수의 변경으로부터 발생하는 복호화 실패율을 줄이기 위해 ECC로 XE1을 채택하였다. 그 결과 NewHope 대비 공개키, 개인키, 암호문의 사이즈가 각각 38%, 37%, 37% 감소했다. 또한, 키 사이즈가 줄 뿐만 아니라, ECC의 사용으로 인한 성능 저하보다 작은 소수를 사용하면서 발생하는 연산 효율성이 더 커서 한 번의 키를 교환하는 과정에서 총 25%의 성능 향상도 이룰 수 있었다.

• 한국컴퓨터정보학회논문지
• /
• 제28권2호
• /
• pp.69-75
• /
• 2023

유한체 산술 연산은 현대 암호학(cryptography)과 오류 정정 부호(error correction codes) 등 다양한 응용에서 중요한 역할을 한다. 본 논문에서는 유한체상에서 몽고메리 곱셈 알고리즘을 사용한 효율적인 유한체 곱셈 알고리즘을 제안한다. 기존의 곱셈기들에서는 AND와 XOR 게이트를 사용하여 구현되었는데, 시간 및 공간 복잡도를 줄이기 위해서 NAND와 NOR 게이트를 사용하는 알고리즘을 제안하였다. 게다가 제안한 알고리즘을 기초로 적은 공간과 낮은 지연시간을 갖는 효율적인 세미-시스톨릭(semi-systolic) 유한체 곱셈기를 제안한다. 제안한 곱셈기는 기존의 곱셈기에 비해 낮은 공간-시간 복잡도(area-time complexity)를 가진다. 기존의 구조들과 비교하면, 제안한 유한체 곱셈기는 공간-시간 복잡도면에서 Chiou 등, Huang 등 및 Kim-Jeon의 곱셈기에 비해 약 71%, 66%, 33%가 감소되었다. 따라서 제안한 곱셈기는 VLSI 구현에 적합하며, 다양한 응용의 기본 구성 요소로 쉽게 적용될 수 있다.

• 한국정보전자통신기술학회논문지
• /
• 제17권4호
• /
• pp.198-204
• /
• 2024

항공 우주 분야의 데이터 전송 방식의 표준인 IRIG 106 표준에서 오류 정정 능력이 뛰어난 LDPC가 채널 부호화 기법으로 채택되었다. LDPC와 같은 반복 부호는 큰 블록 크기와 많은 반복 횟수를 필요하고 이로 인해 계산량과 전력 소모가 늘어나는 결과를 초래한다. 이러한 문제점을 개선하고자 본 논문에서는 IRIG 106 표준에 따른 정보비트 크기와 부호화율에 대해 동일한 성능을 유지하면서 평균 반복 횟수를 감소하는 parity check 방식 기반의 조기 종료 알고리즘을 제시하였다. 기존 방식과 성능 및 반복 감소 정도를 비교 분석하였으며. 각 부호화 별 동일 성능을 유지하면서 반복 횟수가 약 50% 이상 감소됨을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제43권9호
• /
• pp.149-157
• /
• 2006

터보부호는 디지털 이동통신 시스템에서 사용되는 오류정정 부호화 기법의 일종으로서 반복복호가 진행됨에 따라 AWGN 채널 환경에서 우수한 BER 성능을 나타낸다. 그러나 다양한 채널 환경에서 반복 횟수가 증가하면 복호하는데 필요한 지연시간과 계산량이 증가하는 단점을 가진다. 이를 해결하기 위해서는 적절한 반복 후에 반복복호를 효율적으로 중단시킬 수 있는 중단조건이 필요하게 된다. 본 논문에서는 터보 복호기의 최종 연판정 출력값인 LLR의 분산값을 중단조건으로 이용하여 BER 성능의 손실없이 모든 SNR 영역에서 평균 반복복호 횟수를 크게 감소시킬 수 있는 효율적인 반복중단 알고리즘을 제안한다. 모의실험 결과, 높은 SNR 영역에서 제안된 알고리즘의 평균 반복복호 횟수는 외부정보 값에 대한 분산값을 이용한 방법과 비교하여 약 $34.66{\sim}41.33%$ 정도의 감소효과를 나타내었다. 낮은 SNR 영역에서 CE 알고리즘과 비교하여 약 $13.93%{\sim}14.45%$ 정도의 감소효과를 나타냈으며, SDR 알고리즘과 비교하여 약 $13.23%{\sim}14.26%$ 정도의 감소효과를 나타내었다.

• 한국통신학회논문지
• /
• 제39A권4호
• /
• pp.195-205
• /
• 2014

UHDTV(ultra-high definition television)가 초고해상도 방송 서비스를 지향하는 차세대 방송 서비스로 논의되고 있다. 그러나 상용 방송 시스템으로 UHDTV의 요구 전송량을 온전히 충족시킬 수 없으므로, 초 고차 성상을 이용한 전송량 증대관련 연구가 진행되고 있다. 특히, 기존의 시스템 중에서 UHDTV 전송에 가장 적합한 DVB-T2(Digital video broadcasting-2nd generation terrestrial) 시스템에 초 고차 변조를 적용할 경우 오류 정정부호의 부호어와 성상의 Unequal error protection을 적절히 이어주는 비트 매퍼가 필요하다. DVB-T2 시스템의 비트 매퍼는 비트 인터리버와 비트-셀 역다중화기로 나누어져 있으며, 두 가지 블록에 대한 많은 연구가 진행되었다. 그러나 비트 인터리버 설계와 관련된 연구가 부족하여 UHDTV 시스템에 적용될 초 고차 성상의 비트 인터리버 설계 방법론에 대한 정립이 필요하다. 이에 따라 본 논문은 DVB-T2의 비트 인터리버의 설계 방법을 제안하고, 1024-QAM과 4096-QAM의 비트 인터리버를 제안된 설계 방법을 통하여 설계하였다.

• 한국항해항만학회지
• /
• 제39권4호
• /
• pp.293-297
• /
• 2015

수중 음향 통신은 과거 군사적 목적을 위해 제한적으로 사용되어졌으나, 수중 탐지, 운동체 추적, 잠수함, 부이를 이용한 해양의 날씨 변화 등 해양에서의 통신에 대한 연구가 활발히 이루어지며 활용 분야가 확대되고 있는 추세이다. 수중음향통신은 다중경로로 인한 신호간의 간섭으로 성능 및 전송율이 열약한 실정이다. 따라서 다중 경로 전달 환경인 수중음향통신에서 원활한 통신과 함께 수신 신호의 성능을 향상시키기 위하여 낮은 SNR에서도 우수한 성능을 보이는 채널 부호화 기법에 대해 연구하였다. 본 논문에서는 데이터 길이의 가변성이 좋은 BCJR기반 (2,1,7) 컨볼루션 부호를 적용하였으며, 다중 경로 전달로 인해 왜곡된 데이터를 보상하기 위해 결정 궤환 등화기가 결합된 터보 등화기 구조를 적용하였다. 문경시 경천호에서의 실제 수중 실험을 통하여 BCJR 기반의 터보 등화 구조가 다른 비터비 복호방식의 경판정, 연판정 기법에 비해 성능이 우수함을 검증하였다. 이러한 BCJR 복호의 성능은 반복횟수는 평균 1회에서 3회 정도에 오류가 정정되고, 복호기 입력단의 오류율이 $10^{-1}$ 이하이면 모두 복호가 가능함을 볼 수 있으며, 16번의 수중통신 실험은 약 83%의 성공률을 획득하였다.

• 대한전자공학회논문지TC
• /
• 제40권11호
• /
• pp.51-62
• /
• 2003

본 논문에서는 역추적 비터비 디코더의 순서적 역방향 상태천이 제어에 의한 새로운 생존 메모리 제어와 복호기법을 제안한다. 비터비 알고리즘은 채널오류의 검출과 정정을 위한 부호기의 상태를 추정해서 복호하는 최우추정 복호기법이다. 이 알고리즘은 심볼간 간섭의 제거나 채널등화 등 디지털 통신의 광범위한 분야에 응용되고 있다. 반복연산의 과정을 내포하고 있는 비터비 디코더에서 처리속도의 향상과 함께 VLSI 칩 설계시 점유면적의 삭감을 통한 칩 사이즈의 축소 및 소비전력의 저감 등을 달성하기 위해서는 새로운 구조의 ACS 및 생존 메모리 제어에 관한 연구가 요구되고 있다. 이를 해결하기 위한 하나의 방안으로, 본 논문에서는 역추적 기법에 의한 복호과정에서 역방향 상태천이의 연속적인 제어에 의한 자동 복호 알고리즘을 제안한다. 제안방식은 기존의 방법에 비해 전체 메모리 사용량이 적을 뿐만 아니라 구조가 간단하다. 또한, 메모리 억세스 제어를 위한 주변 회로구성이 필요 없고, 메모리 억세스를 위한 대역폭을 줄일 수 있어 칩 설계시 area-efficiency가 높고 소비전력이 적어지는 특성이 있다 시스톨릭 어레이 구조 형태를 갖는 병렬처리 구성과, 채널잡음을 포함한 수신 데이터로부터의 복호와 구체적인 응용 시스템에 적용한 결과를 제시한다.