DOI QR코드

DOI QR Code

A Design of Parallel Turbo Decoder based on Double Flow Method Using Even-Odd Cross Mapping

짝·홀 교차 사상을 이용한 Double Flow 기법 기반 병렬 터보 복호기 설계

  • Received : 2017.01.06
  • Accepted : 2017.06.13
  • Published : 2017.07.25

Abstract

The turbo code, an error correction code, needs a long decoding time since the same decoding process must be repeated several times in order to obtain a good BER performance. Thus, parallel processing may be used to reduce the decoding time, in which case there may be a memory contention that requires additional buffers. The QPP interleaving has been proposed to avoid such case, but there is still a possibility of memory contention when a decoder is constructed using the so-called double flow technique. In this paper, we propose an even-odd cross mapping technique to avoid memory conflicts even in decoding using the double-flow technique. This method uses the address generation characteristic of the QPP interleaving and can be used to implement the interleaving circuit between the decoding blocks and the LLR memory blocks. When the decoder implemented by applying the double flow and the proposed methods is compared with the decoder by the conventional MDF techniques, the decoding time is reduced by up to 32% with the total area increase by 8%.

오류 정정부호의 일종인 터보 코드는 우수한 BER 성능을 얻기 위하여 동일한 복호 과정을 반복 수행해야 하므로 긴 복호시간을 필요로 한다. 따라서 복호시간을 줄이기 위하여 병렬처리를 이용할 수 있는데, 이 경우, 추가 버퍼를 필요로 하는 메모리 경합이 있을 수 있다. QPP 인터리버는 이러한 메모리 경합을 피하기 위하여 제안되었으나, double flow 복호 기법과 함께 사용하여 복호기를 구성할 경우 여전히 메모리 경합이 발생할 가능성이 있다. 본 논문에서는 double-flow 기법을 이용한 복호에서 메모리 충돌을 피할 수 있는 even-odd cross mapping 기법을 제안한다. 이 방법은 QPP 인터리버의 주소 생성 특성을 사용하며, 복호 모듈과 LLR 메모리 블록 간의 인터리빙 회로 구현에 사용될 수 있다. Double flow 기법과 제안한 방법을 적용하여 복호기를 구현하고, 이를 기존의 MDF 기법에 의한 구현과 비교하였을 때, 전체 면적은 약 8% 증가하지만, 복호시간을 최대 약 32% 줄일 수 있다.

Keywords

References

  1. C. E. Shannon, "A mathematical theory of communication," Bell System Technical Journal, vol. 27, pp. 379-423, Jul. 1948. https://doi.org/10.1002/j.1538-7305.1948.tb01338.x
  2. Jae-Ming Hsu and Chin-Liang Wang, "A Parallel Decoding Scheme for Turbo Codes," IEEE Inl. Symp. on Circuits and Systenrs, vol. 4, pp. 445-448, June 1998.
  3. C. Schurgers, F. Catthoor, M. Engels, "Optimized MAP Turbo Decoder", SiPS 2000, Oct. 2000, pp. 245-254.
  4. O. Y. Takeshita, "On Maximum Contention-Free Interleavers and Permutation Polynomials over Integer Rings", IEEE Transactions on Information Theory, Vol. 52, No. 3, Mar. 2005, pp. 1249-1253. https://doi.org/10.1109/TIT.2005.864450
  5. Jae-Hun Chung, Heemin Park, Chong S., "Design of a Contention-Free Parallel Double-Flow MAP Decoder", IEEJ, Volume 10, 2015, pp.70-74.
  6. "Technical Specification Group Radio Access Network; Multiplexing and channel coding (FDD)(Release 6)", 3GPP TS 25.212 V6.7.0, 2005-12.
  7. S. S. Pietrobon, A. S. Barbulescu, "A Simplification of the Modified Bahl Decoding Algorithm for Systematic Convolutional Codes", International Symposium on Information Theory and its Applications, pp. 1073-1077, Sydney, Australia, Nov. 1994.
  8. Ericsson, "Quadratic Permutation Polynomial Interleaver Designs for LTE Turbo Coding", 3GPP TSG-RAN WG1 #47 bis, R1-070462.
  9. Z. He, P. Fortier, S. Roy, "Highly-Parallel Decoding Architectures for Convolutional Turbo Codes", IEEE Transactions on Very Large Scale Integration(VLSI) Systems, Vol. 14, No. 10, pp. 1147-1151, Oct. 2006. https://doi.org/10.1109/TVLSI.2006.884172
  10. H. Bajwa, An area-efficient, high-performance, low-power multi-port cache memory architecture, Ph.D. Thesis, Department of Electrical Engineering, City University of New York., pp. 7-16, 2007.
  11. J.-H. Chung and C. S. Rim, Design of Contention Free Parallel MAP Decode Module, J. of IEEK, Vol. 48(SD), No. 1, pp. 39-49, 2011.